

République Algérienne Démocratique et Populaire
Ministre de l'enseignement Supérieur
Et de la recherche Scientifique



حساباتة حوچسول
مكتبة كلية العلوم والتكنولوجيا
رقم الجرد M.2307

Université Mohammed Seddik Ben Yahia d'Alger

Faculté des sciences et de la technologie

Département d'électronique

Mémoire de fin d'études pour l'obtention du diplôme

de MASTER en Electronique

Option : Electronique et Optoélectronique

Thème :

**Modélisation et Caractérisation des Transistors LDMOS
dans le Domaine des RF à Base de Schéma Équivalent**

Encadré par :

M. Mohammed TAMOUM

Réalisé par :

M^{lle} Halima TEBBOUCHE

M^{lle} Nacera NOUAR

Promotion 2015 / 2016



Remerciements

Au terme de reconnaissance et des sciences, nous remercions tout d'abord, notre dieu le tout puissant qui nous a donné la force, la volonté et la patience pour accomplir ce modeste travail.

Nous remercions tous ceux qui ont contribué de près ou de loin à la réalisation de ce projet de fin d'études.

*Nous exprimons notre plus grande gratitude à notre encadreur Monsieur **TAMOUM Mohammed**.*

Nous tenons à le remercier pour la confiance qu'il nous a accordée, pour avoir dirigée et conseillée, le travail avec lui a été à la fois très enrichissant scientifiquement et facile humainement, à sa compréhension et sa gentillesse durant toute la période de réalisation de ce mémoire.

Nous remercions également à l'ensemble des enseignants du département d'électronique, le président du jury pour l'honneur qu'il nous a fait par sa présence ainsi que les membres du jury qui ont accepté d'évaluer mon étude.

Enfin, Nous remercions notre famille pour leurs valeurs et leurs soutiens et vifs remerciements à tous mes amis qui nous ont toujours soutenues et encouragés.

À tous, un grand merci





Dédicace

Je dédie cet humble travail avec un grand amour, sincérité, fierté et avec un cœur ouvert et immense joie :

À mes respectueux parents, sources de tendresse, de noblesse et d'affection, qui m'ont soutenu tout le long de ma vie.

*À mes frères **Ahmed, Mesbah, Saber** et leurs femmes et leurs enfants, ainsi mes frères **Younes, Mbarek, Yassin, Brahim**.*

*À ma chère sœur **Nassih** et son époux, et leurs enfants.*

*À ma chère sœur **Saida** et son époux, sans oublier leurs enfants.*

Surtout ma très chère sœur Dina je te souhaite un avenir plein de joie, de bonheur, de réussite et de sérénité.

*En témoignage de la fraternité avec mes souhaits de bonheur, de santé et de succès. Et à tous la famille **Tebbouche**.*

*À mes proches amies **Imene, Naima, Faten, Wazina, Amira**, et surtout ma meilleure chérie **Lounis Fatima Zahra**.*

*Je ne saurais terminer sans citer toute ma promotion de master Optoélectronique : **Karim, Abd elhak, Mohammed, Nabil, Fares, Salih, Khadidja, Kenza** et **Hayat**.*

*À mon cher binôme et ma sœur : **Nacera***

À mes professeurs

Ainsi à toutes personnes qui m'ont encouragé ou aidé au long de mes études.

Enfin je le dédie à tous mes amis que je n'ai pas cités et à tous qui me connaissent.

HALIMA

Dédicace

*Je tiens vivement à dédier ce modeste travail avec un grand amour, sincérité, fierté
et avec un cœur ouvert et immense joie :*

À ma très chère mère

*Pour son grand cœur plein d'amour qui a œuvré pour ma réussite, son soutien,
tous les sacrifices consentis et ses précieux conseils, pour toute son assistance et sa présence dans ma vie.*

Que dieu la protégé et gardé pour moi.

À l'esprit de mon père

*J'espère qu'il est satisfait et content de moi souhaite à chaque étudiant qui prendre
ce mémoire Prier pour pitié de son âme*

Que Dieu bénisse son âme

À ceux qui protègent mes joies et mes peines et occupent une place très importante dans ma vie :

Mes frères Mouloud, Ahmed et leurs femmes.

Mes sœurs Naima, Ouafiba Ce qui était considéré comme la deuxième maman

À ma petite ange la plus chère de mon cœur Mouna ainsi ma nièce Rahma, et mes veaux :

Idris, Mouhcen, Yahya et Hamza.

À mon très chère oncle Bernard et, a toute la famille Nouar

À mes amies : Wissam, Samia, Madjda, Meriem, Salifa, Khadidja, Zahra, Hayat, et Kenza.

À mes chères, meilleurs et admirables amies Leyla et Loubna.

À mon chère binôme : Hafima

Bien sur sans oublier mes collègues de ma promotion Optoélectronique

À toute personne a eu l'occasion de m'aider et m'ont encouragé.

Et enfin à ceux qui ne sont pas sur les lignes mais dans le cœur

je vous dis MERCI

NACERA

Résumé

Le **MOSFET** est aujourd'hui le transistor le plus utilisé en microélectronique. Alors qu'il sert principalement pour la conception de circuits numériques, son faible coût et ses performances en font un composant de plus en plus intéressant pour les applications **RF**. Pour ces raisons, une nouvelle génération de composant semi-conducteur est apparue sur la scène de l'amplification de puissance : le **LDMOS**.

Dans ce projet, notre but est de modéliser, dans le domaine des radiofréquences le transistor **LDMOS**. Pour cela, nous avons utilisé la modélisation phénoménologique en se basant sur un schéma équivalent que nous avons choisi. Pour extraire les éléments de ce dernier, nous avons utilisé la méthode d'épluchage élaborée par **G. Dambrine**, et à l'aide du simulateur **ADS**, nous avons comparé les résultats de la mesure avec ceux de la simulation, nous avons obtenus un bon accord. L'extraction des éléments du modèle petit signal est rapide et précise. Nous avons étudié la variation des éléments intrinsèques en fonction de la polarisation, afin de comprendre les non linéarités du transistor. Pour terminer, nous avons étudié l'influence des éléments extrinsèques sur les éléments intrinsèques pour étudier la précision du modèle développé.

Abstract

The **MOSFET** is today the most widely used in microelectronics transistor. While it is mainly used for digital circuit design, low cost and performance make the component more and more interesting for **RF** applications. For these reasons, a new generation of semiconductor component appeared on the stage of power amplification : the **LDMOS**.

In this project, our goal is to model an **RF LDMOS** transistor. For this, we used the phenomenological modeling based on an equivalent circuit we chose. To extract its elements, we used a method developed by **G. Dambrine** and **ADS** simulator, we compared the results of the measure with those of the simulation, we obtained a good agreement. Extraction of small signal model elements is fast and accurate. We studied the variation of the intrinsic elements depending on the polarization to understand nonlinearities of this transistor. Finally, we studied the influence of extrinsic elements on the intrinsic elements to study the accuracy of the developed model.

ملخص

الترانزستور **MOSFET** اليوم هو الأكثر استخداما في مجال الإلكترونيات الدقيقة. في حين يستخدم أساسا لتصميم الدوائر الرقمية، انخفاض التكلفة وإمكانياته المذهلة جعلته عنصرا أكثر وأكثر إثارة للاهتمام للتطبيقات اللاسلكية. لهذه الأسباب، جيل جديد من هذه الترانزستورات ظهر على الساحة لتضخيم الطاقة: الـ **LDMOS**.

في هذا المشروع، هدفنا هو نمذجة الترانزستور **LDMOS** في مجال **RF**. لهذا، استخدمنا نمذجة تجريبية واعتمدنا على دارة كهربائية مكافئة اخترناها. لاستخراج عناصر هذه الأخيرة، استخدمنا طريقة التقشير التي وضعها **G. Dambrine** باستخدام محاكاة **ADS**، قارنا نتائج القياس مع تلك المحاكاة، وحصلنا على نتائج مطابقة. استخراج عناصر هذا النموذج سريع ودقيق. درسنا تغيرات العناصر الداخلية بدلالة التوترات V_{gs} و V_{ds} لفهم غير الخطية للترانزستور. وأخيرا، قمنا بدراسة تأثير العناصر الخارجية على العناصر الداخلية لمعرفة دقة النموذج المطور.

Lexique

ADS	Advanced Design System, simulateur électrique RF de circuits
AC	Courant Alternatif
BJT	Bipolaire Junction Transistors
Bulk	Substrat de Silicium massif
CMOS	Complementary MOS
DC	Courant continu « Direct Curent »
DMOS	Diffused Metal-Oxide Semi-conducteur
FET	Field Effect Transistor
GaAs	Arséniurede Gallium
HEMT	High Electron Mobility Transistor
LDD	Lightly Doped Drain
LDMOS	Laterally Diffused Metal Oxide semi-conducteur
LNA	LowNoise Amplifier(Amplificateur à faible bruit)
MESFET	Metal Semi-conducteur Field Effect Transistor
MOS	Metal Oxide semi-conducteur
MOSFET	Metal Oxide semi-conducteur Field EffectTransistor
NMOS	Transistor MOS ayant un canal de type N (substrat de type P)
PN	Jonction PN
P ⁺ Sinker	Implant fortement dopé pour relier la source

Lexique

PSPICE	Personal Computer Simulation Program with Integrated Circuit Emphasis
RF	Radio Fréquence
SE	Schéma Équivalent
Si	Silicium
SiO ₂	Dioxyde de Silicium
SPICE	Simulation Program with Integrated Circuit Emphasis
S2P	Matrice de deux portes
VDMOS	Vertical Diffused Metal Oxide Semi-conducteur
VNA	Analyseur de Réseau Vectoriel

Symboles

a_1	Puissance d'onde électromagnétique transverse incidente au port 1
a_2	Puissance d'onde électromagnétique transverse incidente au port 2
b_1	Puissance d'onde électromagnétique transverse réfléchie au port 1
b_2	Puissance d'onde électromagnétique transverse réfléchie au port 2
C_{dsp}	Capacité du boîtier entre la source et le drain
C_{gsp}	Capacité du boîtier entre la source et la grille
C_{gs}, C_{gd}, C_{ds}	Capacités intrinsèques grille-source, grille-drain et drain-source
C_{ox}	Capacité forme entre l'oxyde et canal
E_{ox}	L'épaisseur de la couche d'oxyde de silicium
D	Drain
G_d	Conductance de drain (S ou S/m)
g_m	Transconductance de sortie (S ou S/m)
H	Matrice hybride
I_d, I_{ds}	Courant entre le drain et la source (A)
I_{dsat}	Courant de drain de saturation (A)
Im	Imaginaire
L_d	Inductance d'accès du drain (pH)
L_{dp}	Inductance du boîtier coté drain (pH)
L_{eff}	Longueur effective du canal (cm)
L_g	Longueur de la grille (cm)

L_g	Inductance d'accès de la grille (pH)
L_{gp}	Inductance du boîtier coté grille (pH)
L_s	Inductance d'accès du source (pH)
N	Concentration d'électron (cm^{-3})
Q_d	Charge accumulée sous l'électrode de drain
Q_g	Charge totale stockée dans la grille
Re	Real
R_s	Résistance d'accès du source (Ω)
R_d	Résistance d'accès du drain (Ω)
R_g	Résistance d'accès de la grille (Ω)
S	Source
$[S]$	Matrice S
S_{ij}	Paramètre de réparation (Scattering) d'indice i et j d'un multipole
V_b	Potentiel de substrat
V_{ds}	Potentiel extrinsèque entre le drain et la source (V)
V_{gd}	Potentiel extrinsèque entre la grille et le drain (V)
V_{dd}	Tension d'alimentation
V_{gs}	Potentiel extrinsèque entre la grille et la source (V)
V_{gsOFF}	Potentiel extrinsèque entre la grille et la source nulle
V_{gsON}	Potentiel extrinsèque entre la grille et la source active
V_{th}	Tension de seuil (V)
V_{dsat}	Tension drain/source à partir de laquelle a lieu de saturation du courant (V)

Δv	Variation de la tension
P	Concentration de trous (cm^{-3})
W	Largeur transversale de la structure
[Y]	Matrices-Y
[Y _i]	Matrices-Y intrinsèque
[Y _{mes}]	Matrices-Y mesuré
[Z]	Matrice Z
[Z _e]	Matrice Z extrinsèque
[Z _{mes}]	Matrice Z mesuré

Sommaire

Introduction générale	1
------------------------------------	---

CHAPITRE I : Le transistor MOS Dans le domaine RF

I. Introduction	3
II. Structure du transistor MOS	3
III. Les différents types de transistor MOS	4
III.1. Transistors MOSFETs à Appauvrissement	4
III.2. Transistors MOSFETs à Enrichissement	5
IV. Principe et régime de fonctionnement	6
IV.1. Le mode bloqué (régime d'accumulation)	6
IV.2. Le mode passant (Régime d'inversion)	6
IV.3. Le régime linéaire	7
IV.4. Le régime de saturation	7
V. Caractéristiques électrique du transistor MOS	8
VI. Les transistors MOS pour les applications RF	9
VI.1. Les transistors LDMOS	10
V. Conclusion	11

Chapitre II Modélisation du transistor LDMOS en RF

I. Introduction	12
II. Modèles électriques	12
III. Exigences de la modélisation	13
IV. Types de modélisation	14
IV.1. La Modélisation physique	14
IV.2. La Modélisation phénoménologique ou (empirique)	15
IV.3. La Modélisation à base de données expérimentales ou (par table)	15
V. Choix de la modélisation	16
VI. Méthodologie suivie durant ce travail	16
VII. Mesure RF	17
VIII. Conclusion	19

Chapitre III

Caractérisation électrique du transistor LDMOS

I. Introduction	20
II. Schéma équivalent électrique	20
II.1. Eléments du boîtier	21
II.2. Eléments Extrinsèques	21
II.3. Eléments Intrinsèques	23
III. Détermination des éléments électriques du modèle	24
III.1. Extraction des éléments du boîtier	25
III.2. Extraction des éléments extrinsèques	25
III.3. Extraction des éléments intrinsèques	32
VI. Conclusion	35

Chapitre IV

Résultats et interprétations

I. Introduction	36
II. Logiciel ADS (Advanced Design System)	36
III. Techniques de Simulation	36
VI. Caractéristiques statiques du composant utilisé	37
V. Validation du modèle au travers les mesures	37
V.1. Visualisation des paramètres S simulés	38
V.2. Visualisation des paramètres S mesures	39
V.3. Comparaison entre mesure et simulation des paramètres S	41
V.4. Variation des éléments intrinsèques en fonction de la polarisation ...	45
V.4.1. En fonction de V_{ds}	45
V.4.2. En fonction de V_{gs}	47
VI.5. Étude de l'influence des éléments extrinsèque sur les éléments intrinsèques	50
V. Conclusion	61
 Conclusion générale	 62



Introduction générale

Les applications radiofréquences (**RF**), analogiques et signaux mixtes analogiques/numérique sont, depuis quelques années, très importantes pour la réussite commerciale des technologies des semi-conducteurs. Ces applications font partie intégrante des communications numériques sans fil, dont le marché et les services, qui progressent de manière spectaculaire, rendent notre société sensible à leurs variations économiques [1].

La production de circuits intégrés dans le domaine des télécommunications grand public et en particulier la réalisation de circuits intégrés monolithiques microondes impose un étage de puissance à transistor. De plus, l'amplification hyperfréquence basée sur l'utilisation des transistors à effet de champ a connu ces dernières années un large développement [2].

Depuis la naissance du transistor jusqu'au début des années 1980, deux technologies sont utilisées dans le domaine des **RF** : le transistor bipolaire sur silicium (**Si**) et le transistor **MESFET** sur Arsenic de Galium (**GaAs**). À partir des années 80, et petit à petit, de nouvelles technologies font leur apparition dans les **RF**, et notamment les **HEMT** (**H**igh **E**lectron **M**obility **T**ransistor), les transistors bipolaires à hétérojonction et récemment les transistors **MOSFET** [1].

Une des filières les plus convenables aux applications **RF** est le transistor **LDMOSFET** qui est devenu un composant très utilisé pour les amplificateurs de puissance, des stations de base et des relais pour les systèmes de communication sans fil [3].

La problématique de ce travail s'est exprimée à travers le besoin de modèles **RF** pour la technologie **MOS**. Nous nous sommes penchés sur l'utilité d'un modèle empirique pour la caractérisation d'un transistor **LDMOS** vu que les modèles compacts sont beaucoup plus destinés aux applications numériques et présentent une grande complexité et un temps élevé pour l'extraction de leurs paramètres.

La présentation de ce travail se divise en quatre chapitres principaux :

Dans le premier chapitre, nous rappelons les notions de base nécessaires à la compréhension du transistor **MOSFET** et ses caractéristiques principales en précisant sa structure et son principe de fonctionnement. Nous terminons par une vue globale du transistor

MOS en hyperfréquence tout en déterminent le type des transistors MOS utilisés dans ce domaine et qui est le LDMOS.

Le deuxième chapitre est consacré à la définition de la modélisation, nous présenterons les exigences de la modélisation ainsi que ses différents types et leurs avantages et inconvénients sur lesquelles nous nous sommes basé pour choisir la modélisation phénoménologique. Nous avons, ensuite, présenté la méthodologie suivie durant notre travail.

Dans le troisième chapitre, nous allons présenter le schéma équivalent utilisé puis nous passons à l'extraction des éléments du boîtiers, des éléments extrinsèques et des éléments intrinsèques en utilisant la méthode d'extraction développée par G. DAMBRINE qui est basée sur des transformations successives des paramètres S en paramètres Z ou Y.

Dans le dernier chapitre de notre travail, nous allons simuler notre transistor en utilisant le logiciel ADS. Tout d'abord, nous alimenterons le schéma équivalent avec les valeurs des éléments extraits de la mesure, puis nous ferons la comparaison entre les paramètres S mesurés et simulés. Ensuite, nous présentons la variation des éléments intrinsèques en fonction de la polarisation V_{gs} et V_{ds} , et enfin, étudié l'influence des éléments extrinsèques sur l'extraction des éléments intrinsèques.

À la fin, nous terminons ce manuscrit par une conclusion générale récapitulant les interprétation et discussions des résultats de notre travail.



Chapitre I

Le transistor MOS Dans le domaine RF

I. Introduction

Le **MOSFET** est aujourd'hui le transistor le plus utilisé en microélectronique. Alors qu'il sert principalement pour la conception de circuits numériques, son faible coût et ses performances en font un composant de plus en plus intéressant pour les applications RF [4].

Le **MOSFET** exploite les propriétés des structures **MOS**, il se caractérise par le fait que la grille, par l'effet de champ électrique, contrôle à travers l'oxyde de grille la densité de porteurs dans le canal du dispositif et ainsi l'intensité du courant dans le canal. Le canal est relié de part et d'autre à deux régions fortement dopées entre lesquelles est appliquée une tension donnant lieu à la circulation du courant.

Ce transistor n'est qu'un élément d'une famille plus vaste de composants dites **FET** utilisant l'effet de champ pour moduler l'intensité du courant dans un canal [3].

II. Structure du transistor MOS

Les transistors à effet de champ, ou **FET** pour Field Effect Transistor, se comportent comme une résistance dont la valeur est contrôlée par un champ électrique, c'est-à-dire une tension. Il s'agit généralement d'un semi-conducteur séparé de l'électrode de commande par un oxyde. Le transistor **MOS** compte quatre électrodes (**Figure I.1**) :

- La grille permet de contrôler la résistivité du semi-conducteur sur une zone appelée canal.
- La source et le drain viennent contacter le canal de part et d'autre. Par extension, on appellera zones de source et de drain les zones dopées du semi-conducteur où sont pris ces contacts.
- Le substrat sert de tension de référence. Il s'agit généralement de la masse pour les transistors de type **N** et de la tension d'alimentation V_{dd} pour les transistors de type **P** [5].

La **Figure I.1** illustre la structure du transistor **MOS** :




Figure I.1 : Structure du transistor MOS

La Figure I.2 illustre les symboles utilisés pour les transistors MOS




Figure I.2 : Symboles des MOSFETs

III. Les différents types de transistor MOS

III.1. Transistor MOSFET à Appauvrissement

Pour un MOSFET à appauvrissement à canal N par exemple, les deux régions créées sont fortement dopées de type N et jouent le rôle de réservoirs d'électrons. Ce sont la source et le drain. Dans le transistor MOS à appauvrissement une zone supplémentaire de type N est créée par implantation ionique entre la source et le drain lors des processus de fabrication, ces transistors sont appelés aussi transistor MOS à canal enterré Figure I.3. Ces transistors sont passants sans l'application de la tension de commande V_{gs} (**normally ON**), ils deviennent de moins en moins conducteurs au fur et à mesure que la tension de commande augmente pour se bloquer finalement au-delà d'une tension appelée V_{gsoff} [6].




Figure I.3 : Structure du NMOS à appauvrissement

III.2. Transistor MOSFET à Enrichissement

Les transistors à enrichissement ne comportent pas ce canal lors de leur fabrication, ils sont bloqués sans l'application de tension de commande (**normally OFF**), ils deviennent passant à partir d'une tension de commande bien déterminée appelée tension de seuil V_{th} (**Threshold Voltage**). Cette tension entraîne l'inversion de la nature du substrat sous la grille Figure I.4 [6].




Figure I.4 : Structure du MOS à enrichissement

Sur un substrat de silicium P (Bulk), sont aménagées deux diffusions distinctes de type N^{++} formant le drain et la source du dispositif. Ces deux diffusions N^{++} sont séparées par une zone P de surface ($W.L$) qui forme le canal du MOS. Ce canal est recouvert d'une mince couche d'oxyde de silicium E_{ox} qui est superposée d'une couche de métal ou de polysilicium appelée grille. L'ensemble grille, oxyde et canal forme alors une capacité C_{ox} [7].

IV. Principe et régime de fonctionnement

Le principe de fonctionnement du MOSFET est très simple, pour un substrat de type P par exemple, l'application sur la grille d'une tension positive par rapport au substrat

fait apparaître une charge d'espace négative en surface du semi-conducteur. Dès que la tension grille dépasse un certain seuil V_{th} , une couche d'inversion est créée et le canal N ainsi formé, de même type donc que la source et le drain et d'autant plus conducteur que V_{gs} est grand, autorise le passage d'un courant entre les deux îlots de source et de drain. Hors de la présence de ce canal, c'est-à-dire pour $V_{gs} < V_{th}$, les îlots de source et de drain forment avec le substrat deux jonctions PN dont une obligatoirement se trouve non passante quelle que soit la polarité de la tension de drain [8].

En fonction de cette différence de potentiel V_{gs} , on peut distinguer différentes zones de fonctionnement [9] :

IV.1. Le mode bloqué (régime d'accumulation)

Il représente l'état du composant en absence de polarisation de grille (V_{gs}), on aura donc une accumulation de trous vers l'interface oxyde-semi-conducteur. Le transistor MOS est alors représenté par deux jonctions PN tête-bêche (il y en aura toujours une en inverse) **Figure I.5**.




Figure I.5 : Coupe de MOSFET représentative de son fonctionnement en absence de polarisation

IV.2. Le mode passant (Régime d'inversion)

Pour $V_{gs} > V_{th}$ la structure MOS est en régime d'inversion, un canal de type N se forme au voisinage de l'interface avec l'isolant et constitue un circuit conducteur entre les deux zones N⁺ **Figure I.6**. Un courant électronique peut alors circuler de la source vers le drain. Le transistor est alors dit **conducteur** ou **passant**.




Figure I.6 : Coupe de MOSFET représentative de son fonctionnement avec une zone d'inversion

Dans ce mode et en fonction de la polarisation du drain V_{ds} , on a deux régimes : le régime linéaire et le régime de saturation.

IV.3. Le régime linéaire

Une fois le canal formé, si une tension de drain est appliquée, un courant circule entre le drain et la source. La variation de la tension V_{ds} modifie la couche d'inversion et fait ainsi varier la conductance du canal. Tant que la tension de drain V_{ds} reste faible, le courant reste proportionnel à la tension V_{ds} appliquée. Le composant fonctionne en régime linéaire dans lequel le canal se comporte comme une résistance contrôlée par la tension de grille V_{gs} Figure I.7.




Figure I.7 : Coupe de MOSFET représentative de son fonctionnement en régime Linéaire

IV.4. Le régime de saturation

Plus la tension V_{ds} appliquée est élevée, plus le potentiel coté drain diminue. De ce fait la densité d'électrons et également la conductance diminuent. Le courant de drain n'est alors plus proportionnel à V_{ds} et aboutit à un phénomène de saturation du courant. Durant ce régime, le courant est alors indépendant de la tension de drain appliquée. Pour une tension appliquée entre la grille et le drain ($V_{gs} - V_{ds}$) égale à la tension de seuil V_{th} le canal se pince coté drain et la conductivité du canal s'annule au voisinage du drain. La tension de drain à laquelle le pincement a lieu est appelée tension de saturation V_{dsat} , et le courant correspondant est appelé courant de saturation I_{dsat} .

En continuant d'augmenter la tension de drain, la longueur effective du canal diminue progressivement et le point de pincement se rapproche de la source. La région voisine du drain n'est plus en inversion. Dans ces conditions, le courant est transporté par les porteurs libres dans le canal conducteur jusqu'au point de pincement, ces porteurs sont ensuite propulsés vers l'électrode de drain par le fort champ électrique qui existe dans la région désertée. La tension aux bornes de canal reste constante et égale à V_{dsat} . Si la

variation relative de la longueur du canal est faible, le courant de drain est égal à I_{dsat} et indépendant de V_{ds} **Figure I.8** [10].




Figure I.8 : Coupes de MOSFET représentatives de son régime de saturation

V. Caractéristiques électrique du transistor MOS

Les transistors MOS sont caractérisés électriquement en utilisant les graphiques $I_{ds} = f(V_{gs})$ et $I_{ds} = f(V_{ds})$. Ces caractéristiques sont schématisées de manière idéale en (**Figure I.9**), ce qui nous permet de relier les différents régimes de la capacité MOS définis dans le paragraphe précédent aux modes de fonctionnement du transistor MOSFET [3].




Figure I.9 : (a) Graphique $I_{ds} - V_{gs}$.

(b) Graphique $I_{ds} - V_{ds}$.

La ligne $V_{dsat} = V_{gs} - V_{th}$ sépare le régime ohmique du régime saturé.

On peut ainsi dire que le transistor MOSFET peut être considéré comme un dipôle non-linéaire dont la caractéristique courant-tension est commandée par une tension. Le dipôle est formé par le canal, et c'est la tension grille-source qui fixe sa caractéristique courant-tension. Ainsi, la caractéristique de sortie du transistor est la caractéristique courant-tension du dipôle que le transistor représente en sortie, (entre le drain et la source) [11].

VI. Les transistors MOS pour les applications RF

Depuis le premier circuit intégré en technologie **CMOS** fabriqué par Fairchild au début des années **1960**, le développement de la technologie **MOS** a permis de produire des circuits de plus en plus rapide, contenant plus de transistors, pour un prix quasiment constant.

Gordon Moore, cofondateur de la société Intel, supposa en **1965** que le nombre de transistors par circuit intégré allait doubler environ tous les dix-huit mois. Faisant de cette observation (appelée depuis "**Loi de Moore**") prophétie auto-réalisatrice, l'industrie du semi-conducteur s'en est servie pour se donner propre rythme de développement depuis près de cinquante ans. Grâce à quoi le transistor **MOS** est devenu un composant de plus en plus rapide et de moins en moins cher.

Les performances **RF** d'un dispositif comme le **MOSFET** peuvent être abordées par des grandeurs telles que ses fréquences de transition et maximum d'oscillation.

Les applications **RF** sont principalement les communications sans fil (**wifi**, **Bluetooth**, **réseaux sans fil**, **GSM**, **GPS** ...). Les dispositifs sont donc utilisés pour des circuits figurant dans la chaîne de réception ou d'émission de telles applications : amplificateur faible bruit, amplificateur de puissance, boucle à verrouillage de phase, convertisseurs analogique-numérique et numérique-analogique, mélangeurs ...

Les performances de rapidité du transistor **MOS** sont moindres que celles des composants réalisés en technologie **III-V** ou bipolaire, mais il possède par ailleurs de nombreux avantages [4] :

- Il n'a pas besoin d'une polarisation négative et positives comme les **MESFETs** ;
- Ses performances sont généralement suffisantes pour les applications énumérées plus haut, dont la fréquence de fonctionnement est inférieure à **10 GHz** ;
- Il présente l'intérêt d'une excellente intégration avec des fonctions numériques ;
- Il revient moins cher à fabriquer.

Le **MOSFET** est donc de plus en plus utilisé pour des applications **RF**.

Avec l'évolution des technologies dans le domaine des circuits intégrés **MOS** et par rapport aux exigences de performances et de coût, cités auparavant, une nouvelle

génération de composants semi-conducteurs est apparue sur la scène de l'amplification de puissance : les transistors **DMOS** de puissance.

Le transistor **DMOS** (Diffused Metal Oxide Semi-conducteur), a permis de s'affranchir de ces limitations. En effet, comme toute structure de type Métal-Oxyde-Semi-conducteur, le courant est assuré par les porteurs minoritaires.

Il existe deux types de transistors **DMOS** de puissance : Les transistors discrets **VDMOS** (structures verticales) et les transistors intégrés **LDMOS** (structures latérales). [3]

Nous nous intéresserons dans ce travail aux transistors **LDMOS**.

VI.1. Les transistors LDMOS

Comme son nom l'indique, la particularité du transistor **LDMOS** par rapport aux structures verticales, provient du chemin latéral qu'emprunte son courant. La géométrie se présente le plus souvent sous forme de bandes parallèles source-drain inter digitées. la **Figure I.10** montre une coupe d'un transistor **LDMOS** [12].




Figure I.10 : Exemple de coupe d'un transistor **LDMOS**.

Les deux caractéristiques essentielles de la technologie **LDMOS** qui diffèrent d'une technologie **CMOS** conventionnelle sont :

La diffusion **P⁺sinker** : permet de relier directement la source du transistor au Bulk (masse) et évite ainsi d'utiliser des contacts, pistes et autres fils de câblage qui induisent des perturbations selfiques, et résistives.

La zone **N-drain (LDD de Lightly Doped Drain)** : pour augmenter la tension de claquage et permet de réaliser des transistors de puissance.

Ces deux seules différences autorisent la réalisation de transistor de puissance avec des tensions d'alimentation et de claquage élevées [13].

Le transistor **LDMOS** autorise des performances encore améliorées compte tenu de la présence d'un contact de source sur la face arrière de la puce. Ceci permet une bonne connexion à la fois électrique et thermique avec le radiateur conducteur du boîtier. En effet, en raison de la suppression des fils micro-soudés pour la connexion de la source,

Ce transistor est en mesure de présenter de faibles valeurs de la résistance et de l'inductance de source.

Un autre grand avantage du **LDMOS** réside dans sa facilité d'intégration dans des circuits **RF** puisqu'il permet de disposer des électrodes de drain et de grille sur la face avant de la puce, donc l'utilisation de lignes micro-rubans, de capacités planaires et d'inductances intégrées pour réaliser des circuits et notamment des amplificateurs **RF** de puissance [14].

V. Conclusion

Ce chapitre est consacré à l'étude du transistor **MOSFET**, nous avons donné tout d'abord un rappel sur le transistor, son fonctionnement ainsi que ses différents types, et leur utilisation dans le domaine des **RF**.

Dans notre travail, nous avons choisi le transistor **LDMOS** qui est très utilisé pour fabriquer les amplificateurs de puissance des stations de base.



Chapitre II

Modélisation du transistor LDMOS en RF

I. Introduction

La modélisation des éléments d'un circuit intégré s'inscrit parmi les méthodologies permettant de réduire le temps de cycle et le coût d'un circuit. En effet, une des particularités des circuits intégrés est qu'une fois fabriqués ils ne peuvent être modifiés. Ainsi, lors de la conception du circuit, le comportement électrique de celui-ci doit être simulé pour vérifier qu'il fonctionne correctement. Pour être pertinente, cette simulation doit bien entendu être la plus proche possible de la réalité. Le but de la modélisation est donc d'élaborer, pour chaque dispositif, un équivalent mathématique, le modèle, qui permet d'en reproduire et d'en prédire le comportement électrique [3].

Dans le but d'affiner la modélisation du transistor MOS en radiofréquences, il est donc essentiel de s'intéresser à certains aspects du composant, qui peuvent avoir une influence négligeable dans le cadre d'une application numérique, et néanmoins importante, voire prépondérante dans le comportement RF du transistor.

La construction d'un modèle de transistor MOSFET, utilisé pour la simulation RF nécessite une caractérisation fine.

II. Modèles électriques

La fabrication d'un transistor est certes compliquée et demande un nombre important d'étapes intermédiaires, mais sa modélisation l'est tout autant. En effet, on ne compte plus les publications et autres thèses qui ont traité à ce sujet, chacune apportant une pierre à l'édifice [14].

Un modèle est une représentation théorique d'une réalité restreinte de la nature qui n'est pas obligatoirement accessible par les sens. Il a pour utilité de décrire, d'interpréter et de prévoir des événements dans le cadre de cette réalité et ne s'applique qu'à un nombre limité de phénomènes.

Le modèle se substitue parfois à la théorie à cause de sa simplicité relative. Il a donc comme rôle de décrire une réalité complexe de manière adaptée et compréhensible. Plusieurs niveaux de modélisation peuvent être définis en fonction de la précision souhaitée ou nécessaire, de la finesse des phénomènes dont on souhaite rendre compte. Par exemple, il est souvent préférable d'utiliser le modèle atomique simplifié pour expliquer certaines

réactions chimiques que d'utiliser la théorie de la mécanique quantique, qui est beaucoup plus complexe d'un point de vue mathématique et conceptuel [14].

Un bon modèle comporte quatre qualités essentielles :

1. Il permet d'expliquer certaines propriétés ou certains comportements de la réalité qu'il représente.
2. Il met en relation diverses observations de manière à obtenir une interprétation structurée de la réalité qu'il représente.
3. Il permet de prévoir, dans une certaine mesure, des événements nouveaux qui pourront ensuite être observés.
4. Il peut être amélioré à la lumière de nouvelles observations.

III. Exigences de la modélisation

La modélisation d'un composant doit répondre à un ensemble d'exigences qui, elles, sont définies par le domaine d'application et les demandes du concepteur en termes de résultats de simulation.

De manière générale, un modèle idéal de transistors **MOS** adapté pour la conception de circuits intégrés numériques, analogiques ou mixtes, doit satisfaire les points suivants [3] :

1. Le modèle doit donner une bonne précision sur les caractéristiques de courant dans une large gamme de polarisation.
2. Il doit prédire, de façon rigoureuse, les caractéristiques dynamiques en régime petit et grand-signal, même pour des fréquences de fonctionnement proches de la fréquence de transition du composant.
3. Il doit donner une bonne prédiction du bruit blanc et du bruit basse fréquence.
4. Les recommandations 1 à 3 doivent être vérifiées sur tous les régimes de polarisation et pour diverses valeurs du potentiel de substrat V_b .
5. Toutes les exigences précédentes doivent être satisfaites pour une large gamme de températures.
6. Le modèle doit être valable pour une large gamme de largeur W et de longueur L_g de la grille (paramétrable en W , L_g).

7. Il doit avoir le strict minimum possible de paramètres. Ceux-ci doivent être reliés directement à la structure du composant et au procédé de fabrication technologique.
8. Le modèle doit être facile à intégrer (implémenter) dans un simulateur. Pour le calcul numérique, il doit être robuste et continu entre les régimes de fonctionnement.
9. La méthode d'extraction des paramètres du modèle doit être la plus simple possible. Le nombre de composants-test ainsi que le nombre de mesures requis pour l'extraction des paramètres doit être le plus petit possible.

Tous les points énoncés précédemment représentent évidemment le cas d'un modèle idéal. Il n'existe pas de modèle pouvant satisfaire la totalité de ces exigences. Cependant, l'approche et le type de modélisation font apparaître divers avantages et inconvénients.

Ainsi, le choix d'un modèle ou d'une approche de modélisation doit s'effectuer en fonction des besoins comme des moyens offerts.

Par la suite, nous allons présenter trois types de modélisation concernant les MOSFET, avec leurs avantages et leurs inconvénients. Ainsi, en combinant les moyens offerts et les exigences requises dans le cadre de ces travaux, nous allons exposer le choix de modélisation effectué.

IV. Types de modélisation

On peut généralement distinguer trois types de modélisation :

IV. 1. La Modélisation physique

Elle est la plus ancienne. Elle repose sur l'utilisation d'un schéma équivalent dont chaque élément est modélisé selon les lois de la physique des semi-conducteurs. Ces paramètres sont issus des aspects technologiques (géométrie, dopage, couches, etc.) [15].

Par définition, un modèle physique répond à la majorité des exigences présentées ci-dessus. Ainsi, il est adapté à la simulation statistique en rapport avec les paramètres technologiques, il peut prévoir le comportement du transistor à diverses températures et peut tenir compte de nombreux effets, de manière analytique.

Cependant, le temps de développement d'un modèle physique peut durer plusieurs années et ne jamais prendre fin, car, à chaque nouvelle génération technologique, de nouveaux effets physiques apparaissent et doivent être pris en compte. D'autre part, afin d'assurer une bonne robustesse numérique, les équations doivent être les plus simples possibles et doivent assurer une continuité entre les différents régimes de fonctionnement.

Ceci entraîne automatiquement une limitation dans les expressions du modèle physique. Finalement, d'un point de vue pratique, les inconvénients les plus importants sont le nombre de paramètres et les méthodes d'extraction des modèles physiques [17].

IV. 2. La Modélisation phénoménologique (ou empirique)

Cette catégorie regroupe les modèles qui utilisent un circuit électrique équivalent qui comportera des éléments linéaires et non linéaires. Ces éléments non-linéaires sont décrits par des expressions mathématiques les plus simples possibles pour ne pas altérer la convergence et le temps de calculs des simulateurs. Les expressions mathématiques sont représentatives du fonctionnement global, elles peuvent avoir une signification physique ou pas, on emploie alors le terme d'expression ou de modèle *empirique*. Ce type de modèle présuppose de réaliser des composants avant de les modéliser car les paramètres des expressions sont déterminés à partir de mesures électriques de ces mêmes composants [16].

C'est une approche purement empirique, c'est-à-dire qu'elle se base uniquement sur la représentation des effets observables et mesurables, indépendamment de leur nature. Ainsi, un élément quelconque du composant (par exemple un courant) va être représenté par une équation purement mathématique. Les paramètres d'un modèle empirique n'ont pas de signification physique et servent uniquement à ajuster l'équation sur la grandeur mesurée [17].

Toutefois, les avantages de la modélisation phénoménologique ne doivent pas être négligés. L'élaboration d'un tel modèle peut s'avérer très rapide ; des équations simples peuvent très bien décrire le comportement électrique du transistor, sur tous les régimes de polarisation et sur la gamme de fréquence de fonctionnement envisagés. Même certaines lois d'échelle peuvent être incluses dans les équations. Une fois le modèle élaboré, l'extraction des paramètres est rapide et les mesures requises sont simples et peu nombreuses.

Par ailleurs, à cause de la nature de la modélisation empirique, le modèle est facilement incorporable dans un simulateur de circuits quelconque. Grâce à la simplicité de tels modèles, le temps de calcul numérique, de la part du simulateur, peut être considérablement réduit [3].

IV. 3. La Modélisation à base de données expérimentales ou (par table)

La modélisation à base de données expérimentales est très similaire à la modélisation phénoménologique. La différence majeure est que les éléments non linéaires ne sont pas décrits par des fonctions mathématiques, mais par des matrices de données de mesures

paramétrées suivant plusieurs entrées (V_{gs} , V_{ds} , température, ...). Les points de mesures sont reliés entre eux par des fonctions d'interpolation. Ceci entraîne certains avantages et inconvénients.

Le modèle est valable uniquement dans la plage des mesures effectuées, car, au-delà, les fonctions d'interpolation ne peuvent nullement assurer le comportement du composant. Il en découle que, pour des polarisations proches à la limite des mesures, ces modèles présentent d'énormes problèmes de discontinuité. Ceci est un inconvénient majeur, car il peut entraîner la divergence lors d'un calcul. D'autre part, peu de lois d'échelle peuvent être prises en compte et chaque composant doit être individuellement mesuré.

On peut désigner le modèle par table comme le plus simple et le plus rapide à mettre au point puisqu'il ne nécessite pas d'étapes d'optimisations parfois coûteuses en temps.

Les avantages sont similaires à ceux des modèles phénoménologiques, avec, de plus, une rapidité d'extraction plus élevée [3].

V. Choix de la modélisation

Afin de modéliser les transistors MOS en hyperfréquence, nous avons d'abord considéré les besoins et le but de l'étude. Le transistor mis en avant dans cette étude est destiné à des applications de puissance. Le composant est d'abord modélisé puis son modèle est implanté dans le logiciel de simulation ADS d'Agilent. Les concepteurs utilisent ces modèles pour concevoir des circuits hyperfréquences (amplificateurs de puissance, mélangeurs, LNA, oscillateurs, ...).

Les modèles par tables constituent un bon compromis calcul-précision-facilité de mise en œuvre, mais il faut élaborer un modèle pour chaque transistor utilisé, et de plus, le modèle est valide uniquement dans la zone mesurée car l'extrapolation du modèle peut être inexacte [3].

Nous avons donc fait le choix du modèle phénoménologique qui rendait le travail beaucoup plus flexible et rapide.

VI. Méthodologie suivie durant ce travail

La chronologie à suivre pour l'extraction des éléments du modèle est présenté par l'organigramme suivant :




Figure II.1 : Plan de travail du projet

VII. Mesures RF

Pour caractériser le transistor MOS jusqu'à des fréquences élevées, on cherche à obtenir, en module et en phase, une mesure petit signal du transistor MOS, c'est-à-dire une mesure à un certain de point de polarisation et pour une certaine fréquence, en considérant le dispositif comme un quadripôle linéaire autour du point de polarisation.

Nous avons vu que la façon la plus facile de modéliser simplement un transistor à effet de champ est le schéma équivalent. Un tel schéma est aisément extrait d'une mesure de paramètres Y . Or, on ne peut pas mesurer des paramètres Y , Z ou H à de très hautes fréquences. Il est en effet impossible de réaliser des court-circuits ou des circuits ouverts parfaits à cause des capacités et des inductances parasites. De plus, en raison des phénomènes

de propagation qui peuvent exister en haute fréquence, on se rend compte que les tensions et les courants dépendent de là où ils sont mesurés.

On mesure donc des paramètres S , qui sont eux reliés à une notion de puissance. Ce sont en réalité des coefficients de réflexion et de transmission (**Figure II.2**) on les mesure sur entrée et sortie ramenées à une impédance de référence (habituellement 50Ω). Ils peuvent alors être transformés en paramètres Z , Y ou H par l'intermédiaire de l'impédance de référence, qui est déterminée lors de la mesure.




Figure II.2 : Les ondes de puissances dans un quadripôle

La détermination des termes de ces matrices de transfert est nécessaire à l'extraction des paramètres du modèle petit signal du composant, que nous détaillerons par la suite. Cependant, il se trouve que l'obtention des éléments de ces matrices à partir de mesure hyperfréquence est très complexe. Cela nécessiterait en effet des mesures successives en circuit ouvert (pour la matrice impédance), ou en court-circuit (pour la matrice admittance), ce qui est impossible à obtenir précisément aux fréquences élevées, à cause notamment de l'apparition d'inductances et de capacités parasites. C'est une des raisons pour lesquelles on préfère mesurer la matrice $[S]$ du transistor. Celle-ci relie les ondes incidentes (a_1 et a_2) et les ondes réfléchies (b_1 et b_2) aux bornes du quadripôle, en tenant compte de ses coefficients de transmission :

$$b_1 = a_1 \cdot s_{11} + a_2 \cdot s_{12} \quad (\text{II.1})$$

$$b_2 = a_1 \cdot s_{21} + a_2 \cdot s_{22} \quad (\text{II.2})$$

Les 4 paramètres S_{ij} sont des grandeurs complexes. (S_{11} et S_{22}) sont les paramètres de réflexion car ils donnent le rapport de l'onde réfléchie b_1 (b_2) sur l'onde incidente a_1 (a_2) quand a_2 (a_1) est nulle. (S_{12} et S_{21}) sont les paramètres de transmission car ils donnent le rapport de l'onde sortante b_1 (b_2) sur l'onde incidente a_2 (a_1) quand a_1 (a_2) est nulle [17].

La signification physique des paramètres **S** est la suivante [3] :

$$s_{11} = \left. \frac{b_1}{a_1} \right|_{a_2=0} : \text{Coefficient de réflexion à l'entrée du quadripôle} \quad (\text{II.3})$$

$$s_{12} = \left. \frac{b_1}{a_2} \right|_{a_1=0} : \text{Coefficient de transmission inverse (de l'accès 2 vers l'accès 1)} \quad (\text{II.4})$$

$$s_{21} = \left. \frac{b_2}{a_1} \right|_{a_2=0} : \text{Coefficient de transmission direct (de l'accès 1 vers l'accès 2)} \quad (\text{II.5})$$

$$s_{22} = \left. \frac{b_2}{a_2} \right|_{a_1=0} : \text{Coefficient de réflexion à la sortie du quadripôle} \quad (\text{II.6})$$

Les paramètres **S** sont mesurés par un analyseur de réseau vectoriel (ou **VNA**, Vector Network Analyzer), et usuellement représentés dans un abaque de **Smith**, qui est une transformation du plan des impédances complexe en un plan des coefficients de réflexion complexe [4,18].

VIII. Conclusion

Dans ce chapitre nous avons défini la modélisation des transistors **MOS** dans le domaine des Radiofréquences.

Nous avons décrit les exigences pour modéliser un transistor **MOS**, puis les trois types de modélisation en citant les avantages et les inconvénients de chacune sur lesquelles nous sommes basé pour choisir la modélisation **phénoménologique (ou empirique)**.

Enfin nous avons présenté la méthodologie suivie durant notre travail, et un rappel sur les mesures **RF**.



Chapitre III

*Caractérisation électrique du transistor
LDMOS*

I. Introduction

La caractérisation et l'étude du comportement **RF** du transistor **MOS** est un élément important pour une modélisation précise de ce dernier.

Les caractéristiques **RF** du transistor **MOS** sont directement liées aux éléments parasites qui accompagnent son fonctionnement. Il est nécessaire d'étudier le comportement du modèle petit signal du transistor et d'extraire ces paramètres [5].

Un modèle électrique petit signal de transistor se base sur une approche de type schéma équivalent électrique. Les éléments petits signal sont déterminés à partir de mesures statiques et de mesures **AC** pour un point de polarisation. Avant de passer dans les détails de l'élaboration du modèle petit signal pour **MOSFET**, il est important de rappeler le schéma équivalent utilisé.

L'objectif de la caractérisation des transistors est de connaître les propriétés de ces composants dans les conditions de fréquence et de polarisation qui définissent leur domaine d'utilisation.

Le but de ce chapitre, donc, est la détermination des valeurs de tous les éléments du schéma équivalent du transistor **LDMOSFET** utilisé.

II. Schéma équivalent électrique

Un schéma équivalent (**SE**) électrique petit signal représente le fonctionnement dynamique d'un composant autour d'un point de polarisation.

Les différents éléments électriques constituant le **SE** représentent les diverses parties du transistor et leurs mécanismes physiques. On utilise la notion d'éléments localisés, car une représentation du transistor à éléments distribués nécessite la connaissance du potentiel le long du canal.

D'après sa structure et son fonctionnement physique, le transistor est divisé en trois parties : sa partie intrinsèque et sa partie extrinsèque et celle du boîtier. La partie intrinsèque correspond à la partie active du transistor, c'est-à-dire au canal. La partie extrinsèque correspond aux zones reliant la partie active du composant avec les métallisations de contact. De même, le **SE** est constitué par ses éléments extrinsèques et ses éléments intrinsèques.

Le schéma électrique équivalent du transistor FET, représenté à la **Figure III.1** comprend une partie intrinsèque, une partie extrinsèque et le boîtier. Que ce soit pour l'une ou l'autre partie, le schéma équivalent repose sur l'hypothèse que ses éléments sont indépendants de la fréquence jusqu'à la fréquence de coupure du transistor. Cette hypothèse est primordiale pour l'extraction des éléments du schéma équivalent à partir des mesures [1].




Figure III.1 : Schéma équivalent électrique petit signal du LDMOS

II.1. Eléments du boîtier

Le transistor LDMOSFET utilisé est le **BLF2043F** de **NXP Semiconductors**. C'est un transistor encapsulé dans un boîtier en céramique. La source commune est connectée au support de fixation.

Pour cela, nous avons pris en compte l'effet du boîtier en ajoutant les inductances L_{gp} et L_{dp} et les capacités C_{gsp} et C_{dsp} [3].

L_{gp} et L_{dp} modélisent les inductances équivalentes des pattes (languettes) grille et drain du boîtier.

C_{gsp} et C_{dsp} modélisent les capacités parasites entre les pattes grille et drain respectivement et celle de la source.

II.2. Eléments Extrinsèques

La partie extrinsèque est constituée de tout ce qui entoure de la partie active, et permet d'accéder au dispositif intrinsèque : elle est composée des éléments représentant les chemins résistifs d'accès aux différents terminaux de grille, source, drain et substrat. Elle

inclut également les couplages capacitifs entre les interconnexions métalliques, contacts, les capacités des jonctions source et drain, et de recouvrement [4].

Les éléments extrinsèques du SE sont illustrés sur la **Figure III.2** Ils sont supposés indépendants des polarisations et du régime de fonctionnement du composant.

Les résistances R_s et R_d modélisent la résistivité des caissons fortement dopés, respectivement, de source et de drain.

La résistance R_g est de siliciuration de grille distribuée sur toute la largeur de la grille.

Il est important de noter que R_d et R_s sont inversement proportionnels à la largeur du transistor, alors que R_g est proportionnelle à la largeur totale [17].

Les deux inductances L_g et L_d appelées aussi selfs parasites de connexion, modélisent les bus d'accès aux électrodes du composant. Le comportement inductif des fils de contact «bonding», peut être pris en compte par ces éléments.

L'inductance L_s modélise essentiellement les effets inductifs dus aux trous de contact afin de joindre le plan de masse de la puce [1].




Figure III.2 : Signification physique des éléments intrinsèques et extrinsèques du schéma équivalent

II.3. Eléments Intrinsèques

La **Figure III.3** montre le schéma équivalent de la partie intrinsèque. Chaque élément du schéma équivalent intrinsèque reflète un mécanisme physique ou une propriété électrique du transistor. Ces éléments sont des fonctions de la polarisation et de la longueur de grille. L'extraction de la partie intrinsèque du transistor se fait ensuite lorsque celui-ci est polarisé.




Figure III.3: Schéma équivalent électrique petit-signal de la partie intrinsèque d'un Transistor MOS

La partie intrinsèque correspond à la zone active sous la grille où l'effet transistor se produit. Le courant I_{ds} qui circule dans le canal est modulé par la tension intrinsèque V_{gs} appliquée aux bornes de la capacité grille-source C_{gs} . Cet effet est modélisé par la source de courant ($g_m \cdot V_{gs}$) où g_m est la transconductance traduisant le mécanisme d'amplification de la commande du canal par la tension V_{gs} [17]. La transconductance est définie par :

$$g_m = \left. \frac{\partial I_{ds}(V_{gs}, V_{ds})}{\partial V_{gs}} \right|_{V_{ds}=cte} \quad (\text{III.1})$$

L'élément g_d représente la conductance de drain du transistor qui est définie par :

$$g_d = \left. \frac{\partial I_{ds}(V_{gs}, V_{ds})}{\partial V_{ds}} \right|_{V_{gs}=cte} \quad (\text{III.2})$$

Dans les équations (III.1) et (III.2), I_{ds} est le courant circulant entre le drain et la source du transistor et dépend des potentiels V_{gs} et V_{ds} .

C_{ds} correspond aux capacités en série des jonctions de source et de drain. Elle est définie par la relation suivante :

$$C_{ds} = \left. \frac{\partial Q_d(V_{gs}, V_{ds})}{\partial V_{ds}} \right|_{V_{gs}=cte} \quad (\text{III.3})$$

Q_d est la charge accumulée sous l'électrode de drain.

Les capacités C_{gs} et C_{gd} sont les charges qui fluctuent en fonction du champ électrique émanant de la grille vers les métallisations, les régions N^+ de drain et de source.

L'estimation de ces capacités dans un dispositif **MOSFET** est très importante, et cela particulièrement pour la simulation des circuits **RF**.

Ces capacités représentent la commande de la charge stockée sous l'effet des tensions V_{gs} et V_{gd} . Les équations décrivant leur évolution reposent sur le principe de la conservation de la charge. Ce principe assure la convergence des simulations en grand-signal et correspond à une réalité physique :

$$C_{gs} = \left. \frac{\partial Q_g(V_{gs}, V_{gd})}{\partial V_{gs}} \right|_{V_{gd}=cte} \quad (III.4)$$

$$C_{gd} = \left. \frac{\partial Q_g(V_{gs}, V_{gd})}{\partial V_{gd}} \right|_{V_{gs}=cte} \quad (III.5)$$

Q_g est la charge totale stockée dans la grille et dépend aussi des potentiels V_{gs} et V_{ds} . Dans les équations (III.4) et (III.5) C_{gs} et C_{gd} sont définies par rapport aux potentiels V_{gs} et V_{gd} . Néanmoins, dans la topologie source commune, les potentiels de contrôle usuels sont V_{gs} et V_{ds} . À partir de la relation entre les trois potentiels ($V_{gd}=V_{gs}-V_{ds}$), C_{gs} et C_{gd} peuvent être exprimées sous la forme :

$$C_{gs} = \left. \frac{\partial Q_g(V_{gs}, V_{ds})}{\partial V_{gs}} \right|_{V_{ds}=cte} + \left. \frac{\partial Q_g(V_{gs}, V_{ds})}{\partial V_{ds}} \right|_{V_{gs}=cte} \quad (III.6)$$

$$C_{gd} = \left. \frac{\partial Q_g(V_{gs}, V_{ds})}{\partial V_{ds}} \right|_{V_{gs}=cte} \quad (III.7)$$

III. Détermination des éléments électriques du modèle

La détermination des éléments du schéma équivalent électrique petit-signal se base sur des propriétés des transistors **MOS** dépendant du régime de polarisation et de la fréquence de fonctionnement. Elle se fait par étapes selon une méthode d'épluchage « deembedding » qui consiste à déterminer en premier les éléments du boîtier puis les éléments extrinsèques pour se rapprocher progressivement de la zone intrinsèque.

Pour cela, nous avons besoin de 3 types de mesures :

III.1. Extraction des éléments du boîtier

Le boîtier peut être modélisé en entrée par une inductance L_{gp} en série avec une capacité C_{gsp} . De même, en sortie par une inductance L_{dp} et une capacité C_{dsp} (Figure III.4) [3].




Figure III.4: Schéma équivalent du boîtier

Les valeurs des éléments du boîtier sont données dans le Tableau III.1 [3].

Éléments du boîtier	C_{gsp} (pF)	C_{dsp} (pF)	L_{gp} (nH)	L_{dp} (nH)
Valeur	4	3.9	0.1	0.1

Tableau III.1: Éléments du boîtier du LDMOS

III.2. Extraction des éléments extrinsèques

Les éléments extrinsèques sont la matérialisation des phénomènes que l'on qualifie de parasites. Ils ne participent pas à l'effet transistor qui se produit dans le canal. Ils sont engendrés le plus souvent par les métallisations d'accès à la zone active. Il est nécessaire de commencer par déterminer leurs valeurs pour rendre possible l'extraction des éléments intrinsèques et donc des données principales et primordiales du modèle. Plusieurs méthodes nous sont proposées pour leur extraction : [13].

Par **simulation électromagnétique** : à l'aide de simulateur électromagnétique du type **Momentun, Sonnet, Ansys, HFSS** ; on matérialise les métallisations d'accès à la zone active du transistor, et l'on simule les paramètres S associés sur une bande de fréquences données. De ces paramètres S on en déduit des éléments extrinsèques localisés. C'est une technique rapide et relativement précise.

Par **optimisation** : on trouve des algorithmes de gradient, de recuit simulé, de diffusion simulée, des algorithmes génétique ... Ces méthodes consistent à trouver le

minimum global d'une fonction objectif (ou fonction erreur) entre valeurs mesurées et valeurs simulées.

Pratiquement, on optimise les valeurs des composants extrinsèques de telle sorte que le modèle équivalent (composants extrinsèques + composants intrinsèques extraient à chaque itération de l'optimisation par la méthode directe) ait une réponse électrique la plus proche possible des mesures. Extrêmement performante et rapide, cette méthode nécessite cependant de connaître la valeur d'échelle des paramètres recherchés afin d'éviter de tomber dans des minimums locaux de la fonction d'erreur.

Méthode statistique : basée sur une technique de régression linéaire. Elle permet à partir d'une mesure de paramètres S à un point de polarisation donnée de faire coïncider une expression analytique avec les paramètres Z , puis de faire une régression linéaire pour obtenir les paramètres Z à une fréquence hypothétique infinie et en déduire ainsi les éléments extrinsèques.

Calcul analytique : elle nécessite une bonne connaissance des propriétés physiques et géométriques des matériaux du transistor. En utilisant les simples lois ohmiques on approche les valeurs de ces composants extrinsèques. Cependant cette technique n'est pas une fin en soit, elle permet juste d'avoir un point de départ, une idée pour les autres méthodes, et en particulier pour l'optimisation.

Le FET « froid » (ou Cold FET) : comme son nom l'indique, cette méthode est uniquement destinée aux transistors de technologie FET, Elle consiste à effectuer des mesures de paramètres S sur le transistor polarisé de façon à ce que les éléments intrinsèques ne masquent pas les éléments extrinsèques. Ces états de polarisations sont :

$V_{ds}=0V \& V_{gs} > V_{th}$ (tension de seuil) : le canal du transistor est en « conduction », dans cet état on peut déterminer les valeurs des composants séries des éléments extrinsèques.

$V_{ds}=0 \& V_{gs} \ll V_{th}$: le canal du transistor est déplété, on a alors accès aux valeurs des composants parallèles des éléments extrinsèques.

C'est une méthode fiable et largement éprouvée dans la littérature scientifique.

Dans ce projet, on utilise la méthode du **FET froid**, l'extraction des éléments extrinsèque du schéma équivalent se fait alors, on polarise la grille en positif, on prend $V_{gs}=14V$ et $V_{ds}=0V$. Ceci a pour effet de court-circuiter les éléments parallèles de schéma

équivalent du MOSFET les capacités de plot peuvent être négligées, seuls les éléments séries sont pris en compte, comme indiqué sur la **Figure III.5**.




Figure III.5 : Schéma équivalent petit-signal à polarisation froide pour $V_{ds}=0V$ et $V_{gs} \gg V_{th}$

Les parties réelles et imaginaires des éléments de la matrice Z extraite des mesures permettent alors, par identification, de déterminer les éléments résistifs et les réactances de ce quadripôle, à savoir les résistances et inductances extrinsèques du transistor.

On fait l'extraction des éléments du schéma équivalent à polarisation froide, à savoir la méthode basée sur des transformations successives des paramètres S en paramètres Z ou Y selon la procédure d'extraction décrite dans l'organigramme de la **Figure III.6** :




Figure III.6 : Procédure d'extraction des éléments extrinsèques du LDMOS

On en déduit les éléments électriques extrinsèques en fonction des éléments de la matrice $[Z_e]$.

À partir de la **Figure III.7**, la matrice $[Z_e]$ du quadripôle est exprimée comme suit :




Figure III.7 : Schéma équivalent à polarisation froide sans boîtier

$$\begin{pmatrix} V_1 \\ V_2 \end{pmatrix} = \begin{pmatrix} I_1 \\ I_2 \end{pmatrix} \begin{pmatrix} Z_{11e} & Z_{12e} \\ Z_{21e} & Z_{22e} \end{pmatrix} \Rightarrow \begin{cases} V_1 = Z_{11e}I_1 + Z_{12e}I_2 \\ V_2 = Z_{21e}I_1 + Z_{22e}I_2 \end{cases} \quad (\text{III.8})$$

$$Z_{11e} = \left. \frac{V_1}{I_1} \right|_{I_2=0} = (R_g + R_s) + j\omega(L_g + L_s) \quad (\text{III.9})$$

$$Z_{12e} = \left. \frac{V_1}{I_2} \right|_{I_1=0} = R_s + j\omega L_s \quad (\text{III.10})$$

$$Z_{21e} = \left. \frac{V_2}{I_1} \right|_{I_2=0} = R_s + j\omega L_s \quad (\text{III.11})$$

$$Z_{22e} = \left. \frac{V_2}{I_2} \right|_{I_1=0} = (R_d + R_s) + j\omega(L_d + L_s) \quad (\text{III.12})$$

Les éléments électriques extrinsèques sont donc exprimés comme suit :

$$[Z_e] = \begin{pmatrix} (R_g + R_s) + j\omega(L_g + L_s) & R_s + jL_s\omega \\ R_s + jL_s\omega & (R_d + R_s) + j\omega(L_d + L_s) \end{pmatrix} \quad (\text{III.13})$$

$$R_g = \text{Re}(Z_{11e}) - \text{Re}(Z_{12e}) \quad (\text{III.14})$$

$$R_d = \text{Re}(Z_{22e}) - \text{Re}(Z_{12e}) \quad (\text{III.15})$$

$$R_s = \text{Re}(Z_{12e}) \quad (\text{III.16})$$

$$L_g = \frac{[\text{Im}(Z_{11e}) - \text{Im}(Z_{12e})]}{2 \cdot \pi \cdot f} \quad (\text{III.17})$$

$$L_d = \frac{[\text{Im}(Z_{22e}) - \text{Im}(Z_{12e})]}{2 \cdot \pi \cdot f} \quad (\text{III.18})$$

$$L_s = \frac{\text{Im}(Z_{12e})}{2 \cdot \pi \cdot f} \quad (\text{III.19})$$

La Figure III.8 illustre les graphes des éléments extrinsèques en fonction de la fréquence pour $V_{gs}=14\text{V}$ et $V_{ds}=0\text{V}$:




Figure III.8: Eléments extrinsèques (R_g , R_d , R_s , L_g , L_d et L_s) extraits en fonction de la fréquence à $V_{gs}=14\text{V}$ et $V_{ds}=0\text{V}$

On remarque que les graphes des éléments extrinsèques R_g , R_d , R_s , L_d et L_s sont assez plats, ce qui veut dire que leurs valeurs sont indépendantes de la fréquence.

Pour l'inductance L_g , on remarque que la courbe n'est pas plate ceci peut être expliqué par la sensibilité de cet élément aux erreurs de mesures faites par l'analyseur de réseau.

On prend les valeurs positives pour les hautes fréquences pour lesquelles on remarque une convergence vers une valeur stable.

Cette valeur possède une signification physique et pour lesquelles les éléments intrinsèques sont plats, comme nous le verrons dans la suite de ce chapitre.

Les résistances R_d , R_s et R_g sont traversées par le courant de drain continu : leurs valeurs exactes sont essentielles pour le calcul des tensions intrinsèques de drain et de grille, nécessaires à l'extraction des paramètres du modèle de courant. Il est important de noter que la détermination précise des résistances est primordiale pour la validité du modèle. La moindre erreur dans la valeur extraite est immédiatement répercutée dans les valeurs des éléments intrinsèques. Pour cela, nous avons utilisé une deuxième méthode pour une détermination plus précise des résistances d'accès [3].

Pour des fortes tensions de grille (forte inversion), les paramètres Z en fonction des éléments du schéma équivalent peuvent être approchés par les relations suivantes :

$$R_e(Z_{11e} - Z_{12e}) \approx R_g + \frac{1}{4g_d} \quad (\text{III.20})$$

$$R_e(Z_{22e} - Z_{12e}) \approx R_d + \frac{1}{2g_d} \quad (\text{III.21})$$

$$R_e(Z_{12e}) \approx R_s + \frac{1}{2g_d} \quad (\text{III.22})$$

Afin d'obtenir les valeurs des résistances, nous utilisons une relation physique donnant la dépendance de la conductance de drain en fonction de la tension de grille

$$g_d = \frac{\mu W C_{ox}}{L_g(1 + \alpha)} (V_{gs} - V_{th}) \quad (\text{III.23})$$

Si l'on remplace g_d dans les relations (III.20-III.22) par la relation (III.23), on obtient :

$$R_e(Z_{11e} - Z_{12e}) \approx R_g + \frac{1}{4k(V_{gs} - V_{th})} \quad (\text{III.24})$$

$$R_e(Z_{22e} - Z_{12e}) \approx R_d + \frac{1}{2k(V_{gs} - V_{th})} \quad (\text{III.25})$$

$$R_e(Z_{12e}) \approx R_s + \frac{1}{2k(V_{gs} - V_{th})} \quad (\text{III.26})$$

Avec

$$K = \frac{\mu W C_{ox}}{L_g(1+\alpha)} \quad (\text{III.27})$$

Comme exemple, la **Figure III.9** illustre $\text{Re}(Z_{12e})$, $\text{Re}(Z_{11e}-Z_{12e})$ et $\text{Re}(Z_{22e}-Z_{12e})$ en fonction de la fréquence de mesure pour $V_{gs}=15\text{V}$ et $V_{ds}=0\text{V}$.




Figure III.9 : Partie réelle de Z_{12e} , $Z_{11e} - Z_{12e}$ et $Z_{22e} - Z_{12e}$ en fonction de la fréquence pour $V_{gs}=15\text{V}$ et $V_{ds}=0\text{V}$

Nous remarquons que les trois grandeurs sont constantes en fonction de la fréquence. Pour $V_{gs}=15V$ ce résultat étant très satisfaisant, nous procédons à une régression linéaire en fonction de $1/(V_{gs}-V_{th})$ des valeurs moyennes des paramètres Z_e .

Sur la **Figure III.10** sont illustrées les régressions linéaires des paramètres. D'après les équations (III.24-III.25-III.26), les valeurs des résistances sont celles obtenues à l'origine des axes des ordonnées.




Figure III.10 : Régressions linéaires des termes $Re(Z_{12e})$, $Re(Z_{11e}-Z_{12e})$ et $Re(Z_{22e}-Z_{12e})$ en fonction de $1/(V_{gs}-V_{th})$ et détermination des valeurs de R_g , R_d et R_s

Les valeurs des éléments extrinsèques extraites sont données dans le tableau III.2 :

Eléments extrinsèques extraits	R_s (Ω)	R_d (Ω)	R_g (Ω)	L_s (pH)	L_d (nH)	L_g (nH)
Valeur	0.06	0.63	0.23	20.75	0.59	0.72

Tableau III.2 : Eléments extrinsèques extraits

III.3. Extraction des éléments intrinsèques

Le principe d'extraction des éléments intrinsèques du schéma équivalent est celui mis au point par **G. Dambrine**. Il consiste à extraire les différents éléments à partir de la matrice admittance $[Y_i]$ du fait de la topologie en π du schéma équivalent intrinsèque [19].

On utilise alors la procédure d'épluchage selon le schéma de la **Figure III.11**, dans notre cas on réalise des transformations successives sur la matrice **S** pour arriver à la matrice **[Y_i]**, en suite à partir de la matrice admittance intrinsèque, on extrait par calcul analytique l'ensembles des éléments intrinsèques du schéma équivalent.




Figure III.11 : Procédure d'extraction des éléments intrinsèques du LDMOS

On en déduit les éléments électriques intrinsèques en fonction des éléments **[Y_i]** :

$$C_{gs} = \frac{\text{Im}(Y_{11i}) + \text{Im}(Y_{12i})}{\omega} \cdot \left[1 + \frac{(\text{Re}(Y_{11i}) + \text{Re}(Y_{12i}))^2}{(\text{Im}(Y_{11i}) + \text{Im}(Y_{12i}))^2} \right] \quad (\text{III.28})$$

$$C_{gd} = \frac{-\text{Im}(Y_{12i})}{\omega} \cdot \left[1 + \left(\frac{\text{Re}(Y_{12i})}{\text{Im}(Y_{12i})} \right)^2 \right] \quad (\text{III.29})$$

$$C_{ds} = \frac{\text{Im}(Y_{22i}) + \text{Im}(Y_{12i})}{\omega} \quad (\text{III.30})$$

$$g_m = \sqrt{[\text{Re}(Y_{21i}) - \text{Re}(Y_{12i})]^2 + [\text{Im}(Y_{21i}) - \text{Im}(Y_{12i})]^2} \quad (\text{III.31})$$

$$g_d = \text{Re}(Y_{22i}) + \text{Re}(Y_{12i}) \quad (\text{III.32})$$

La **Figure III.12**, illustre les graphes des éléments intrinsèques en fonction de la fréquence à $V_{ds} = 29V$ et $V_{gs} = 5.6V$




Figure III.12: Eléments intrinsèques (C_{gs} , C_{gd} , C_{ds} , g_m et g_d) extrait en fonction de la fréquence à $V_{ds} = 16V$ et $V_{gs} = 4.8V$

Nous observons que les éléments C_{gs} , C_{gd} , C_{ds} et g_m sont constants, dans la bande fréquentielle 0.2–2.7GHz. Cependant, la conductance de drain g_d présente une nette variation en fonction de la fréquence. En effet, la conductance g_d diminue lorsque la fréquence augmente et les valeurs sont négatives pour les fréquences supérieures à 1.5GHz ce qui n'a pas de sens physique. Cette erreur est due à la mesure des paramètres S.^{0,7}

Nous prenons comme valeur de g_d celle des fréquences les plus faibles. Cependant, nous verrons dans la suite que malgré la valeur de g_d prise, le modèle reproduit précisément les caractéristiques électriques hyperfréquences.

Les valeurs des éléments intrinsèques extraites à partir des graphes sont données dans le **Tableau III.3**.

Eléments intrinsèques extraits	C_{gs} (pF)	C_{gd} (pF)	C_{ds} (pF)	g_m (mS)	g_d (mS)
Valeur	14.98	1.142	15.5	256	2

Tableau III.3: Eléments intrinsèques extraites à $V_{ds}=16V$ et $V_{gs}=4.8V$

VI. Conclusion

Dans ce chapitre nous avons présenté la caractérisation hyperfréquence du transistor LDMOSFET monté en boîtier.

Dans un premier temps nous avons illustré les différentes méthodes d'extraction des éléments extrinsèques et nous avons constaté que la méthode du FET froid est la plus convenable surtout pour les transistors LDMOSFET c'est la méthode développée par G. DAMBRINE. Cette méthode est basée sur des transformations successives des paramètres S en paramètres Z ou Y. Les éléments intrinsèques ont été extraits à partir de mesures de paramètres S pour un point de polarisation donné après avoir épluché les éléments extrinsèques elles sont indépendantes de la fréquence ce qui confirme la validité de la procédure d'extraction suivie et que le schéma équivalent utilisé est convenable.



Chapitre VI

Résultats et interprétations

I. Introduction

Pour étudier le comportement électrique des composants et circuits intégrés, on utilise généralement un simulateur électrique. En effet, ce type de simulateur permet d'étudier le comportement électrique d'un composant à travers un schéma électrique équivalent le modélisant. En plus, ce logiciel permet d'éviter toute fausse manipulation, lors de mesures réelles, qui risque d'endommager le composant ou le circuit intégré analogique [20].

L'utilisation d'un modèle de type phénoménologique nécessite d'être implémenté dans un logiciel de simulation électrique pour circuits. Parmi les nombreux logiciels commerciaux existants, nous avons choisi le logiciel commercial ADS (Advanced Design System) de Agilent Technologies largement utilisé par les concepteurs de circuits intégrés en microondes [17].

II. Logiciel ADS (Advanced Design System)

Développé par Agilent EEsosof EDA, ADS est un logiciel de conception et de modélisation de systèmes électroniques pour les micro-ondes et les radiofréquences. Les applications visées sont vastes et comprennent le domaine de la téléphonie mobile, les réseaux sans fil, les systèmes de communications radar et satellite ... etc [21].

Dans ses plus simples formes, ADS a la même fonctionnalité que d'autres programmes SPICE comme PSPICE. Il possède une interface utilisateur graphique pour dessiner le schéma du circuit (Entrée schématique). Comme de nombreux programmes SPICE commerciaux, le logiciel est livré avec un nombre important de bibliothèques prédéfinies, et comme il est destiné à des applications RF et la conception de micro-ondes, la plupart des dispositifs de la bibliothèque sont des dispositifs RF et micro-ondes. Cependant, il existe quelques transistors FET et BJT basses fréquences [22].

III. Techniques de Simulation

- **Simulation DC** : Elle détermine le comportement en régime statique du système.
- **Simulation des paramètres S** : Elle consiste en la détermination des rapports d'onde aux accès du système pour un point de fonctionnement linéarisé (petit signal) autour du point de polarisation.

- **Simulation temporelle (transitoire)** : Elle permet la détermination de l'évolution temporelle des signaux du système.
- **Simulation en équilibrage harmonique** : Elle détermine le régime établi dans le domaine fréquentiel.
- **Simulation d'enveloppe** : Elle détermine le régime transitoire des enveloppes des signaux.

VI. Caractéristiques statiques du composant utilisé

La caractéristique statique constitue une première approche du composant, la **Figure IV.1** représente le réseau des caractéristiques de sortie $I_{ds}=f(V_{ds})$ du transistor **LDMOS** utilisé donnant l'évolution du courant I_{ds} circulant entre le drain et la source en fonction de la tension V_{ds} pour V_{gs} constante **(a)** et la caractéristique de transfert qui donne l'évolution du courant I_{ds} en fonction de V_{gs} pour $V_{ds} = 16V$ **(b)**.




Figure IV.1 : Réseaux de caractéristiques de sortie et de transfert.

V. Validation du modèle au travers les mesures

Avant son utilisation, un modèle électrique doit être validé. La validation est caractérisée par la fonctionnalité du modèle et par sa validité.

Par fonctionnalité, on entend le bon fonctionnement du modèle dans le simulateur, sa robustesse, et plus particulièrement la convergence lors d'un calcul. Par conséquent, la fonctionnalité dépend de la définition du modèle et de ses équations générales, et est

indépendante des valeurs des éléments du modèle. La fonctionnalité du modèle est vérifiée implicitement, par observation des résultats des simulations (simulations statiques, dynamiques et petit signal).

La validité d'un modèle concerne la précision avec laquelle il reproduit les caractéristiques d'un composant. La validité doit être bien cadrée et définie dans tous les aspects électriques (polarisations, fréquences d'utilisation, puissances des signaux, ...), car l'utilisateur d'un modèle peut facilement procéder à des conclusions erronées. Prenons, par exemple, un modèle défini pour la simulation de mélangeurs à FET froids ($V_{ds}=0$ V) et validé en petit signal autour de ce point de repos. Si l'utilisateur tente de simuler un circuit en utilisant le transistor en régime de saturation, il est difficile d'affirmer l'exactitude des résultats [13].

Le but de ce projet est de valider le schéma équivalent qui correspond au transistor étudié précédemment, pour atteindre ce but on doit comparer les évolutions des paramètres S mesurés et ceux calculés à partir du schéma obtenu.

V.1. Visualisation des paramètres S simulés

Pour la visualisation des paramètres S simulés nous avons créé un design contenant notre schéma équivalent du modèle électrique alimenté par les valeurs des éléments extraits.

Pour $V_{gs}=4.8$ V et $V_{ds}=16$ V, par exemple :

Le modèle petit-signal final implémenté sous ADS est présenté par la Figure IV.2 :




Figure IV.2 : Schéma équivalent petit-signal introduit dans le simulateur ADS Pour $V_{gs}=4.8$ V et $V_{ds}=16$ V

Après la simulation nous obtenons les paramètres **S** simulés représentés sous forme d'abaque de **Smith** qui sont illustré sur la **Figure IV.3** :




Figure IV.3 : Paramètre **S** simulés pour $V_{gs}=4.8V$ et $V_{ds}=16V$

V.2. Visualisation des paramètres **S** mesurés

La **Figure IV.4** montre comment est introduit le fichier contenant les mesures des paramètres **S** dans le simulateur **ADS**. Les mesures sont faites par **M. TAMOUM** à l'aide d'un analyseur de réseau vectoriel qui donne les résultats sous forme de fichiers d'extension **S2P**. Ces derniers contiennent les valeurs des paramètres **S** en fonction de la gamme de fréquence utilisée (de **0.2** à **2.7 GHz**). Chaque point de polarisation (V_{ds} et V_{gs}) est représenté par un fichier **S2P**, dans notre cas nous avons choisi la polarisation $V_{ds}=16V$ et $V_{gs}=4.8V$ qui prend le nom du fichier « **ALM22110.S2P** » comme exemple. Ce fichier doit être copié dans le dossier « **DATA** » du projet.




Figure IV.4 : Design (schématique) utilisé pour la visualisation des paramètres S mesurés sous ADS

Les résultats de la simulation peuvent être visualisés sous forme d'abaque de Smith, les courbes de module et de phase ou encore sous forme de tableaux.

La **Figure IV.5** montre les paramètres S mesurés représentés sous forme d'abaque de Smith.




Figure IV.5: Paramètres S mesurés pour $V_{gs}=4.8V$ et $V_{ds}=16V$

V.3. Comparaison entre mesure et simulation des paramètres S

La validation du modèle en régime petit signal consiste en une comparaison entre les paramètres S mesurés et ceux simulés, pour cela nous utilisons un des avantages d'ADS qui permet de visualiser les résultats de plusieurs designs en même temps et donc la possibilité de comparer les résultats des mesures avec ceux des calculs.

La **Figure IV.6** montre les paramètres S simulés et mesurés du transistor dans la gamme de fréquence utilisée. Le composant est polarisé en saturation pour $V_{gs} = 4.8\text{ V}$ et $V_{ds} = 16\text{ V}$.




Figure IV.6 : Comparaison entre mesure et simulation des paramètres S pour $V_{gs}=4.8\text{ V}$ et $V_{ds}=16\text{ V}$ (— : Simulation, ● : Mesure)

Nous observons que les résultats de la simulation et de la mesure sont identiques ce qui montre une bonne prédiction de la performance petit signal.

Les résultats donnés par la simulation se rapprochent bien de la mesure malgré un petit décalage.

Les figures montrent un bon accord obtenu sur les paramètres de dispersions entre les données provenant de la simulation et celles de la mesure.

Pour valider le modèle dans les différents régimes de polarisation, nous faisons une comparaison des paramètres S mesurés et calculés pour différents points de polarisation.

Pour le régime de faible inversion saturation on prend comme exemple les points $V_{gs}=4.8V$, $V_{ds}=16V$ et $V_{gs}=4.8V$, $V_{ds}=28V$ (Figure VI.7 et VI.8).




Figure IV.7: Comparaison entre mesure et simulation des paramètres S pour $V_{gs}=4.8V$ et $V_{ds}=16V$ (— : Simulation, \bullet : Mesure)




Figure IV.8: Comparaison entre mesure et simulation des paramètres S pour $V_{gs}=4.8V$ et $V_{ds}=28V$ (— : Simulation, \bullet : Mesure)

Pour les fortes inversions et en régime de saturation on prend par exemple les points $V_{gs}=5.6$, $V_{ds}=29$ et $V_{gs}=6.6$, $V_{ds}=12$ (Figure VI.9 et VI.10).




Figure IV.9 : Comparaison entre mesure et simulation des paramètres S pour $V_{gs}=5.6$ V et $V_{ds}=29$ V (— : Simulation, ●●● : Mesure)




Figure IV.10 : Comparaison entre mesure et simulation des paramètres S pour $V_{gs}=6.6$ V et $V_{ds}=12$ V (— : Simulation, ●●● : Mesure)

Pour le régime linéaire, nous prenons par exemple les points $V_{gs}=5.2$, $V_{ds}=0.25$ et $V_{gs}=6.6V$, $V_{ds}=0.5V$ (Figure VI.11 et VI.12).




Figure IV.11 : Comparaison entre mesure et simulation des paramètres S pour $V_{gs}=5.2V$ et $V_{ds}=0.25V$ (— : Simulation, ○ : Mesure)




Figure IV.12 : Comparaison entre mesure et simulation des paramètres S pour $V_{gs}=6.6V$ et $V_{ds}=0.5V$ (— : Simulation, ○ : Mesure)

D'après les résultats de simulation pour les points de polarisation cités, nous remarquons qu'il y a un bon accord entre la simulation et la mesure, et ça, pour les points de fonctionnement en régime de faible inversion et de forte inversion, soit en saturation ou en régime linéaire.

Nous pouvons dire que le schéma choisi pour notre étude est convenable pour la modélisation et la caractérisation du transistor **LDMOS**, pour les différents régimes de fonctionnement ; faible inversion, forte inversion, linéaire ou saturation et cela pour la fréquence allant de **0.2 à 2.7 GHz**. Ce résultat est très intéressant car il prouve la validité de la méthode pour les différents régimes de fonctionnement du transistor.

V.4. Variation des éléments intrinsèques en fonction de la polarisation

Une fois les éléments intrinsèques déterminés en fonction de la fréquence, il est nécessaire de déterminer leur évolution en fonction des polarisations de drain et de source afin de déterminer les éléments intrinsèque non-linéaires du transistor **LDMOSFET**. Pour cela, il suffit d'appliquer la même procédure que celle décrite au chapitre précédent sur des mesures de paramètres **S** du composant en faisant varier la polarisation à diverses fréquences. Une moyenne doit être effectuée sur les valeurs extraites aux fréquences mesurées.

V.4.1. En fonction de V_{ds}

La **Figure IV.13** montre l'évolution des capacités C_{gs} , C_{gd} et C_{ds} mesurées en fonction de la tension V_{ds} pour différentes valeurs de V_{gs} .

La **Figure IV.14** montre la transconductance g_m et la conductance de sortie g_a mesurées en fonction de la tension V_{ds} pour différentes valeurs de V_{gs} .




Figure IV.13 : Variation des capacités C_{gs} , C_{gd} et C_{ds} en fonction de V_{ds} pour différentes valeurs de V_{gs}




Figure IV.14 : Variation de la transconductance g_m et de la conductance de sortie g_d en fonction de V_{ds} pour différentes valeurs de V_{gs}

V.4.2. En fonction de V_{gs}

La **Figure IV.15** montre l'évolution des capacités C_{gs} , C_{gd} et C_{ds} , mesurées en fonction de la tension V_{gs} pour différentes valeurs de V_{ds} .

La **Figure IV.16** montre la transconductance g_m et la conductance de sortie g_d mesurées en fonction de la tension V_{gs} pour différentes valeurs de V_{ds} .




Figure IV.15 : Variation des capacités C_{gs} , C_{gd} et C_{ds} en fonction de V_{gs} pour différentes valeurs de V_{ds}




Figure IV.16 : Variation de la transconductance g_m et de la conductance de sortie g_d en fonction de V_{gs} pour différentes valeurs de V_{ds}

Nous remarquons des **Figures IV.13 à IV.16** que :

- Tous les éléments intrinsèques ne sont pas influencés par la polarisation V_{ds} , étant donné que ce transistor est utilisé surtout dans le régime de saturation. Donc, on peut les considérer comme des éléments linéaires par rapport à V_{ds} .
- Les capacités intrinsèques grille-drain C_{gd} et drain-source C_{ds} ne sont pas influencés aussi par la polarisation V_{gs} , alors que la capacité intrinsèque grille-source C_{gs} , la transconductance g_m et la conductance de drain g_d varient en fonction de la polarisation V_{gs} . Ceci signifie que les seuls éléments qui peuvent être considéré comme non-linéaire sont : C_{gs} , g_m et g_d par rapport à V_{gs} .

VI.5. Étude de l'influence des éléments extrinsèque sur les éléments intrinsèques

Dans cette dernière partie, on veut étudier la sensibilité de l'extraction des éléments intrinsèques par rapport aux éléments extrinsèques. Pour cela, il suffit d'utiliser le schéma équivalent du transistor pour un point de fonctionnement comme référence (cas idéal), de faire varier les valeurs des éléments extrinsèques à tour de rôle de $\pm 10\%$ et de visualiser leur influence sur l'extraction des éléments intrinsèques.

La Figure IV.17 montre les éléments intrinsèques C_{gs} , C_{ds} , C_{gd} , g_m et g_d du SE utilisé comme référence :




Figure IV.17 : Eléments intrinsèques (C_{gs} , C_{gd} , C_{ds} , g_m et g_d) du schéma équivalent de référence

Lorsqu'on fait varier la valeur de l'élément extrinsèque L_d de -10% , on obtient les courbes suivantes (Figure VI.18) des éléments intrinsèques :




Figure IV.18 : Influence de la diminution de -10% de l'élément extrinsèque L_d sur les éléments intrinsèques (C_{gs} , C_{gd} , C_{ds} , g_m et g_d)

En diminuant la valeur de l'inductance L_d de -10% on remarque que les éléments intrinsèques C_{ds} , C_{gd} et g_m sont restés inchangés pour les basses fréquences, est commencent à augmenter progressivement en augmentant la fréquence. Ainsi, pour la fréquence 2.7 GHz , on remarque une augmentation de 24% .

Même allure pour la conductance g_d sauf que l'augmentation pour la fréquence 2.7 GHz est de 50% .

La capacité C_{gs} reste inchangée pour toute la gamme de fréquence.

Lorsqu'on varie l'élément extrinsèque L_d de $+10\%$, on obtient les courbes suivantes (Figure VI.19) :




Figure IV.19 : Influence de l'augmentation de +10% de l'élément extrinsèque L_d sur les éléments intrinsèques (C_{gs} , C_{gd} , C_{ds} , g_m et g_d)

Si on augmente la valeur de l'inductance L_d de 10% on remarque que les éléments intrinsèques C_{ds} , C_{gd} et g_m sont restés inchangés pour les basses fréquences, est commencent à diminuer progressivement en augmentant la fréquence. Ainsi, pour la fréquence 2.7 GHz, on remarque une diminution de 16%.

Même allure pour la conductance g_d sauf que la diminution pour la fréquence 2.7 GHz est de 28%.


Toujours, la capacité C_{gs} reste inchangée pour toute la gamme de fréquence.

On peut résumer les résultats obtenus dans le Tableau IV.1 :


L_d	C_{gs}	C_{gd}	C_{ds}	g_m	g_d
-10%	0%	+24%	+24%	+24%	+50%
+10%	0%	-16%	-16%	-16%	-28%

Tableau IV.1 : Variation des éléments intrinsèques pour la fréquence 2.7GHz en changeant la valeur de l'inductance L_d de $\pm 10\%$

Pour une variation de $\pm 10\%$ de l'inductance L_g la Figure IV.20 montre la variation des éléments intrinsèques en fonction de la fréquence :



(a) : -10%



(b) : +10%

Figure IV.20 : Influence l'élément extrinsèque L_g sur les éléments intrinsèques (C_{gs} , C_{gd} , C_{ds} , g_m et g_d)


Les résultats obtenus sont résumés dans le **Tableau IV.2** :

L_g	C_{gs}	C_{gd}	C_{ds}	g_m	g_d
-10%	+73.3%	+73.3%	-7%	+73.3%	-700%
+10%	-29%	-29%	+3%	-29%	+283%


Tableau IV.2 : Variation des éléments intrinsèques pour la fréquence 2.7GHz en changeant la valeur de l'inductance L_g de $\pm 10\%$

On remarque ici qu'en diminuant L_g de -10%, la valeur de la conductance g_d diminue fortement. Elle atteint la valeur 0 aux environs de 1.3 GHz et devient négative au-delà de cette fréquence.

La **Figure IV.21** montre l'influence de l'élément extrinsèque L_s sur l'extraction des éléments intrinsèques :



(a) : -10%



(b) : +10%


Figure IV.21: Influence l'élément extrinsèque L_s sur les éléments intrinsèques (C_{gs} , C_{gd} , C_{ds} , g_m et g_d)

Les résultats obtenus sont résumés dans le **Tableau IV.3** :


L_s	C_{gs}	C_{gd}	C_{ds}	g_m	g_d
-10%	+2%	-14.4%	+2%	+2%	+140.4%
+10%	-2%	+12.9%	-2%	-2%	-129.8%

Tableau IV.3: Variation des éléments intrinsèques pour la fréquence 2.7GHz en changeant la valeur de l'inductance L_s de $\pm 10\%$

Pour l'élément extrinsèque R_d les résultats sont illustrés dans la Figure IV.22 :



(a) : -10%



(b) : +10%


Figure IV.22 : Influence l'élément extrinsèque R_d sur les éléments intrinsèques (C_{gs} , C_{gd} , C_{ds} , g_m et g_d)

Les résultats obtenus sont résumés dans le **Tableau IV. 4** :


R_d	C_{gs}	C_{gd}	C_{ds}	g_m	g_d
-10%	0%	+2%	0%	0%	+80%
+10%	0%	-2%	0%	0%	-80%

Tableau IV.4 : Variation des éléments intrinsèques pour la fréquence **2.7GHz** en changeant la valeur de l'inductance R_d de $\pm 10\%$

Et pour l'élément extrinsèque R_g , nous illustrons les résultats dans la **Figure IV.23** :



(a) : -10%



(b) : +10%


Figure IV.23 : Influence l'élément extrinsèque R_g sur les éléments intrinsèques (C_{gs} , C_{gd} , C_{ds} , g_m et g_d)

Les résultats obtenus sont résumés dans le Tableau IV.5 :


R_g	C_{gs}	C_{gd}	C_{ds}	g_m	g_d
-10%	0%	0%	0%	0%	-5.2%
+10%	0%	0%	0%	0%	-8.7%

Tableau IV.5 : Variation des éléments intrinsèques pour la fréquence 2.7GHz en changeant la valeur de l'inductance R_g de $\pm 10\%$

Et enfin pour l'élément extrinsèque R_s , les résultats sont montrés dans la Figure IV.24 :



(a) : -10%



(b) : +10%

Figure IV.24 : influence l'élément extrinsèque R_s sur les éléments intrinsèques (C_{gs} , C_{gd} , C_{ds} , g_m et g_d)

Et les résultats obtenus sont résumés dans le **Tableau IV.6** :

R_s	C_{gs}	C_{gd}	C_{ds}	g_m	g_d
-10%	0%	-4%	0%	0%	+20%
+10%	0%	+4%	0%	0%	-20.6%

Tableau IV.6 : Variation des éléments intrinsèques pour la fréquence **2.7GHz** en changeant la valeur de l'inductance R_s de $\pm 10\%$

D'après tous ces résultats, nous constatons que :

1. Les éléments intrinsèques ne sont pas influencés par les éléments extrinsèques pour les basses fréquences, est commencent à changer progressivement en augmentant la fréquence pour atteindre un maximum pour la fréquence **2.7GHz** (pour notre gamme de fréquence utilisée).
2. L'influence des résistances extrinsèques R_g , R_d et R_s sur les éléments intrinsèques est négligeable par rapport à l'influence des inductances extrinsèques L_g , L_d , L_s .
3. La conductance g_d est l'élément intrinsèque le plus sensible par rapport aux éléments extrinsèques.
4. Du côté des éléments extrinsèques, l'inductance L_g est l'élément qui influe le plus sur les éléments intrinsèques, vient après, l'inductance L_s par conséquent leur détermination doit être la plus précise possible.
5. La résistance R_g est l'élément qui influe le moins sur les éléments intrinsèques, donc, on a une certaine tolérance sur sa détermination.
6. En augmentant les éléments extrinsèques de **10%**, les éléments intrinsèques influencés diminuent et inversement en diminuant les éléments extrinsèques, les éléments intrinsèques influencés augmentent sauf dans le cas de g_d pour R_g et L_g , de C_{gd} pour R_s et L_s , et de C_{ds} pour L_g .
7. En général, l'influence des résistances extrinsèques sur les éléments intrinsèques est symétrique, les variations des éléments intrinsèques obtenues ont pratiquement la même valeur avec des signes opposés pour les deux variations des résistances extrinsèques ($\pm 10\%$), par contre pour les inductances l'influence n'est pas symétrique.

8. Pour la résistance extrinsèque R_g , la conductance g_d diminue quel que soit la variation ($\pm 10\%$) malgré que l'influence est toujours négligeable.

IV. Conclusion

Dans ce chapitre, nous avons défini le logiciel ADS. Pour la validation de notre modèle en régime petit-signal, nous avons représenté les paramètres S simulés et ceux mesurés, puis nous avons fait une comparaison entre les deux pour les différents régimes de polarisation, les résultats de cette comparaison ont été très satisfaisants. Nous pouvons dire, alors, que la technique d'extraction utilisée est assez précise, et que le schéma équivalent choisi est convenable pour la modélisation et la caractérisation du transistor **LD MOS**.

Ensuite, nous avons étudié les variations des éléments intrinsèques en fonction de la polarisation (V_{gs} , V_{ds}). Afin de tirer les éléments intrinsèques non linéaires. Cette étude a pour objectif de développer un modèle non- linéaire à base de ce modèle petit signal (linéaire).

À la fin de ce chapitre, nous avons étudié l'influence des éléments extrinsèques sur les éléments intrinsèques. Pour la gamme de fréquence de travail.

Pour savoir à quel point les éléments intrinsèques sont sensibles à l'extraction des éléments extrinsèques.



Conclusion générale

Le **MOSFET** est aujourd'hui le transistor le plus utilisé en microélectronique. Alors qu'il sert principalement pour la conception de circuits numériques, son faible coût et ses performances en font un composant de plus en plus intéressant pour les applications **RF**.

Cependant, la conception de circuit doit être appuyée par des modèles de composants robustes et rapides à extraire. Les modèles existant pour transistors **MOS** dans les simulateurs sont principalement basés sur la physique des composants et destinés aux applications numériques, l'utilisation de tels modèles est quasi impossible à cause de leur complexité et surtout du temps requis pour l'extraction des paramètres, pour remédier à cela, il s'est avéré nécessaire de passer par l'élaboration complète d'un modèle empirique destiné aux applications **RF**.

L'objectif principal de ce travail est de se doter d'un modèle petit signal à base de schéma équivalent pour le transistor **MOS**.

Pour arriver à cet objectif, nous avons choisi la modélisation empirique à cause de sa simplicité et sa rapidité d'extraction des paramètres à base de schéma équivalent. En suite, nous avons présenté la méthodologie suivie durant notre travail.

Nous avons choisi un schéma équivalent simple et largement utilisé dans la littérature [3,1]. C'est un schéma qui comprend une partie boîtier, une partie extrinsèque et une partie intrinsèque. Nous avons expliqué comment extraire les éléments extrinsèques et intrinsèques à partir de la mesure des paramètres **S**.

Pour valider notre modèle, une comparaison entre les paramètres **S** mesurés et simulés a été faite en utilisant le logiciel **ADS**. Les résultats obtenus confirment la validité de notre modèle petit signal.

Une très bonne concordance entre la simulation et la mesure a été obtenue, ce qui indique que :

- Le schéma équivalent utilisé est très convenable pour ce genre d'application.
- La méthode d'extraction utilisée est assez précise et efficace.

Après la validation, nous avons visualisé les variations des éléments intrinsèques en fonction de la polarisation V_{gs} et V_{ds} afin de détecter les non-linéarités du transistor. D'après les résultats obtenus nous pouvons conclure que la transconductance g_m , la conductance g_d , et la capacité C_{gs} sont les non-linéarités principales du transistor **LDMOS** utilisé.

Nous avons ensuite, étudié l'influence des éléments extrinsèques sur les éléments intrinsèques. Pour évaluer la précision du modèle. D'après tous les résultats, nous constatons que :

- L'élément intrinsèque le plus sensible est la conductance g_d .
- L'inductance extrinsèque L_g est l'élément qui influe le plus sur les éléments intrinsèques, vient après, l'inductance extrinsèque L_s .
- L'influence des résistances extrinsèques R_g , R_d et R_s sur les éléments intrinsèques est négligeable par rapport à l'influence des inductances extrinsèques L_g , L_d , L_s .

A la fin de ce projet, nous proposons pour poursuivre et améliorer ce travail les perspectives suivantes :

- Etudier l'influence de l'extraction des éléments extrinsèques sur les éléments intrinsèques pour différents points de polarisation.
- Utiliser une variation de $\pm 5\%$ au lieu de $\pm 10\%$ pour étudier la sensibilité des éléments intrinsèques à l'extraction des éléments extrinsèques.
- Etudier l'influence de l'extraction des éléments du boîtier sur les éléments extrinsèque.
- Appliquer cette étude de sensibilité sur les résultats de mesure au lieu de ceux de simulation.
- Développer un modèle non linéaire à base de ce schéma équivalent.
- Essayer la même méthode d'extraction du modèle en utilisant d'autres schémas équivalents, pour améliorer la précision et la rapidité dans des gammes de fréquences plus élevées.
- Essayer d'utiliser cette technique de modélisation pour d'autres types de transistors.



Annexe

Matrices de passage

Les paramètres sont normalisés par rapport à $Z_c=1$.

	S	Z	Y	H	A	
S	$\begin{bmatrix} b_1 \\ b_2 \end{bmatrix} = \begin{bmatrix} S_{11} & S_{12} \\ S_{21} & S_{22} \end{bmatrix} \begin{bmatrix} a_1 \\ a_2 \end{bmatrix}$	$S_{11} = \frac{(Z_{11}-1)(Z_{22}+1) - Z_{12}Z_{21}}{(Z_{11}+1)(Z_{22}+1) - Z_{12}Z_{21}}$ $S_{12} = \frac{2Z_{12}}{(Z_{11}+1)(Z_{22}+1) - Z_{12}Z_{21}}$ $S_{21} = \frac{2Z_{21}}{(Z_{11}+1)(Z_{22}+1) - Z_{12}Z_{21}}$ $S_{22} = \frac{(Z_{11}-1)(Z_{22}-1) - Z_{12}Z_{21}}{(Z_{11}+1)(Z_{22}+1) - Z_{12}Z_{21}}$		$S_{11} = \frac{(1-Y_{11})(1+Y_{22}) + Y_{12}Y_{21}}{(1+Y_{11})(1+Y_{22}) - Y_{12}Y_{21}}$ $S_{12} = \frac{-2Y_{12}}{(1+Y_{11})(1+Y_{22}) - Y_{12}Y_{21}}$ $S_{21} = \frac{-2Y_{21}}{(1+Y_{11})(1+Y_{22}) - Y_{12}Y_{21}}$ $S_{22} = \frac{(1+Y_{11})(1-Y_{22}) + Y_{12}Y_{21}}{(1+Y_{11})(1+Y_{22}) - Y_{12}Y_{21}}$	$S_{11} = \frac{(h_{11}-1)(h_{22}+1) - h_{12}h_{21}}{(h_{11}+1)(h_{22}+1) - h_{12}h_{21}}$ $S_{12} = \frac{2h_{12}}{(h_{11}+1)(h_{22}+1) - h_{12}h_{21}}$ $S_{21} = \frac{-2h_{21}}{(h_{11}+1)(h_{22}+1) - h_{12}h_{21}}$ $S_{22} = \frac{(h_{11}+1)(h_{22}-1) + h_{12}h_{21}}{(h_{11}+1)(h_{22}+1) - h_{12}h_{21}}$	$S_{11} = \frac{A+B-C-D}{A+B+C+D}$ $S_{12} = \frac{2(AD-BC)}{A+B+C+D}$ $S_{21} = \frac{2}{A+B+C+D}$ $S_{22} = \frac{-A+B-C+D}{A+B+C+D}$
Z	$Z_{11} = \frac{(1+S_{11})(1-S_{22}) + S_{21}S_{12}}{(1-S_{11})(1-S_{22}) - S_{21}S_{12}}$ $Z_{12} = \frac{2S_{12}}{(1-S_{11})(1-S_{22}) - S_{21}S_{12}}$ $Z_{21} = \frac{2S_{21}}{(1-S_{11})(1-S_{22}) - S_{21}S_{12}}$ $Z_{22} = \frac{(1-S_{11})(1+S_{22}) + S_{21}S_{12}}{(1-S_{11})(1-S_{22}) - S_{21}S_{12}}$	$\begin{bmatrix} v_1 \\ v_2 \end{bmatrix} = \begin{bmatrix} Z_{11} & Z_{12} \\ Z_{21} & Z_{22} \end{bmatrix} \begin{bmatrix} i_1 \\ i_2 \end{bmatrix}$		$\begin{bmatrix} \Delta' & h_{12} \\ h_{22} & h_{22} \\ -h_{12} & 1 \\ h_{22} & h_{22} \end{bmatrix}$	$\begin{bmatrix} A & \Delta' \\ C & C \\ 1 & D \\ C & C \end{bmatrix}$	
Y	$Y_{11} = \frac{(1-S_{11})(1+S_{22}) + S_{21}S_{12}}{(1+S_{11})(1+S_{22}) - S_{21}S_{12}}$ $Y_{12} = \frac{2S_{12}}{(1+S_{11})(1+S_{22}) - S_{21}S_{12}}$ $Y_{21} = \frac{-2S_{21}}{(1+S_{11})(1+S_{22}) - S_{21}S_{12}}$ $Y_{22} = \frac{(1+S_{11})(1-S_{22}) + S_{21}S_{12}}{(1+S_{11})(1+S_{22}) - S_{21}S_{12}}$	$\begin{bmatrix} Z_{22} & -Z_{12} \\ \Delta' & \Delta' \\ -Z_{21} & Z_{11} \\ \Delta' & \Delta' \end{bmatrix}$	$\begin{bmatrix} i_1 \\ i_2 \end{bmatrix} = \begin{bmatrix} Y_{11} & Y_{12} \\ Y_{21} & Y_{22} \end{bmatrix} \begin{bmatrix} v_1 \\ v_2 \end{bmatrix}$	$\begin{bmatrix} 1 & h_{12} \\ h_{11} & h_{11} \\ h_{21} & \Delta h \\ h_{11} & h_{11} \end{bmatrix}$	$\begin{bmatrix} D & -\Delta' \\ B & B \\ -1 & A \\ B & B \end{bmatrix}$	
H	$h_{11} = \frac{(1+S_{11})(1+S_{22}) - S_{21}S_{12}}{(1-S_{11})(1+S_{22}) + S_{21}S_{12}}$ $h_{12} = \frac{2S_{12}}{(1-S_{11})(1+S_{22}) + S_{21}S_{12}}$ $h_{21} = \frac{-2S_{21}}{(1-S_{11})(1+S_{22}) + S_{21}S_{12}}$ $h_{22} = \frac{(1-S_{11})(1-S_{22}) - S_{21}S_{12}}{(1-S_{11})(1+S_{22}) + S_{21}S_{12}}$	$\begin{bmatrix} \Delta' & Z_{12} \\ Z_{22} & Z_{22} \\ -Z_{21} & 1 \\ Z_{22} & Z_{22} \end{bmatrix}$	$\begin{bmatrix} 1 & -Y_{12} \\ Y_{11} & Y_{11} \\ Y_{21} & \Delta Y \\ Y_{11} & Y_{11} \end{bmatrix}$	$\begin{bmatrix} v_1 \\ i_2 \end{bmatrix} = \begin{bmatrix} h_{11} & h_{12} \\ h_{21} & h_{22} \end{bmatrix} \begin{bmatrix} i_1 \\ v_2 \end{bmatrix}$	$\begin{bmatrix} B & \Delta' \\ D & D \\ -1 & -C \\ D & D \end{bmatrix}$	
A	$A = \frac{(1+S_{11})(1-S_{22}) + S_{21}S_{12}}{2S_{21}}$ $B = \frac{(1+S_{11})(1+S_{22}) - S_{21}S_{12}}{2S_{21}}$ $C = \frac{(1-S_{11})(1-S_{22}) - S_{21}S_{12}}{2S_{21}}$ $D = \frac{(1-S_{11})(1+S_{22}) + S_{21}S_{12}}{2S_{21}}$	$\begin{bmatrix} Z_{11} & \Delta' \\ Z_{21} & Z_{21} \\ 1 & Z_{22} \\ Z_{21} & Z_{21} \end{bmatrix}$	$\begin{bmatrix} -Y_{22} & -1 \\ Y_{21} & Y_{21} \\ -\Delta' & -Y_{11} \\ Y_{21} & Y_{21} \end{bmatrix}$	$\begin{bmatrix} -\Delta' & -h_{11} \\ h_{21} & h_{21} \\ -h_{22} & -1 \\ h_{21} & h_{21} \end{bmatrix}$	$\begin{bmatrix} v_1 \\ i_2 \end{bmatrix} = \begin{bmatrix} A & B \\ C & D \end{bmatrix} \begin{bmatrix} v_1 \\ -i_2 \end{bmatrix}$	



Références Bibliographiques

- [1] **C. PAVAGEAU**, « Utilisation des technologies **CMOS SOI 130nm** pour des applications en gamme de fréquences millimétriques », Thèse de Doctorat, Université des Sciences et Technologies de Lille, 2005.
- [2] **M. BALTI**, « Extraction des paramètre intrinsèques des transistors à effet de champ en tentant compte des phénomènes de propagation », Thèse de Doctorat, Université des Sciences et Technologies de Lille, 2007.
- [3] **M. TAMOUM**, « Caractérisation fine et Modélisation Non-Linéaire des Transistors **MOSFET** », Thèse de doctorat, université Ferhat Abbas, Sétif, 2013.
- [4] **E. BOUHANA**, « Analyse du comportement petit signal du transistor **MOS** : contribution à une nouvelle approche d'extraction et de modélisation pour des applications **RF** », Thèse de doctorat de l'Université Lille, 2007.
- [5] **S. HNIKI**, « Contribution à la modélisation des dispositifs **MOS** haute tension pour les circuits intégrés de puissances (Smart Power) », Thèse de Doctorat, Université Toulouse, 2010.
- [6] **A. KEBIB**, « Étude et simulation d'un transistor **MOS** vertical », Mémoire de Magister en MICROELECTRONIQUE, université Abou-Bekr Belkaid-tlemcen, 2013
- [7] **P. ROUX**, « Transistors à effet de Champ de type **MOS** », 2004.

- [8] **F. DJEEFAL**, « modélisation et Simulation prédictive du transistor **MOSFET** fortement submicronique. Application à la conception des dispositifs intégrés », Thèse de Doctorat en Science en Électronique, Université Batna, 2006.
- [9] **Z. BELAMRI** et **N. BOUGHEDDA**, « Caractérisation hyperfréquences des transistors **LDMOS** », Mémoire d'ingénieur, université de Jijel, 2010.
- [10] **D. MULLER**, « Optimisation des potentialités d'un transistor **LDMOS** pour l'intégration d'amplification de puissance **RF** sur silicium », Thèse de Doctorat, Université de Limoges, 2006.
- [11] **Site de Recherche :**
https://fr.wikiversity.org/wiki/Transistor/Transistor_MOSFET.
- [12] **O. BON**, « Conception de transistors haute tension complémentaires en technologie 65 nm sur substrat Silicium sur isolant fin pour application **RF** en conversion de puissance », Thèse de Doctorat de l'université de Toulouse, 2008.
- [13] **M. GUYONNET**, « Modélisation Électrothermique Non Linéaire de transistor de puissance **LDMOS** : Application à la Détermination de règles d'Échelle », Thèse de Doctorat, Université de Limoges, 2005.
- [14] **A. GHANNAM**, « Conception et intégration 'above IC' d'inductances à fort coefficient de sur tension pour applications de puissances **RF** », Thèse de Doctorat, Université Toulouse III – Paul Sabatier, 2010.

- [15] **G. CALLET**, « Caractérisation et Modélisation de transistors HEMT AL GaN / GaN et In AIN / GaN pour l'amplification de puissance en RF », Thèse de Doctorat de l'université de LIMOGES, 2011.
- [16] **C. TEYSSANDIER**, « Contribution à la modélisation non -linéaire de transistors de puissance HEMT Pseudomorphiques sur substrat As Ga : Analyse des effets parasites », Thèse de Doctorat de l'Université de Limoges, 2008.
- [17] **A. SILIGARIS**, « Modélisation grand signal de MOSFET en hyperfréquences : Application a l'étude des non linéarités des filières soi », Thèse de Doctorat, Université des Sciences et Technologies de Lille, 2004.
- [18] **V. NODJIADJIM**, « Transistor bipolaire à double hétérojonction submicronique InP/InGaAs pour circuits numériques ou mixtes ultra-rapides », thèse docteur de l'université de Lille I, 2009.
- [19] **F. AMROUCHE**, « Analyse, conception et réalisation de mélangeurs micro-ondes faible bruit à transistor à effet de champ HEMT », Thèse de Doctorat, université de Poitier,2004.
- [20] **A. GALADI**, « étude des propriétés physiques et nouvelle modélisation SPICE des transistors FLIMOS de puissance », Thèse de Doctorat, Université de Toulouse, 2008.
- [21] **Z. DIFELLAH et H. HADEF** « Modélisation et caractérisation du transistor MOS dans le domaine des hyperfréquences », mémoire de master, Université de Jijel, 2015.

- [22] AGILENT TECHNOLOGIES, « **ADS Tutorial** : A Beginners Tutorial » 2004.

Résumé

Le **MOSFET** est aujourd'hui le transistor le plus utilisé en microélectronique. Alors qu'il sert principalement pour la conception de circuits numériques, son faible coût et ses performances en font un composant de plus en plus intéressant pour les applications **RF**. Pour ces raisons, une nouvelle génération de composant semi-conducteur est apparue sur la scène de l'amplification de puissance : le **LDMOS**.

Dans ce projet, notre but est de modéliser, dans le domaine des radiofréquences le transistor **LDMOS**. Pour cela, nous avons utilisé la modélisation phénoménologique en se basant sur un schéma équivalent que nous avons choisi. Pour extraire les éléments de ce dernier, nous avons utilisé la méthode d'épluchage élaborée par **G. Dambrine**, et à l'aide du simulateur **ADS**, nous avons comparé les résultats de la mesure avec ceux de la simulation, nous avons obtenus un bon accord. L'extraction des éléments du modèle petit signal est rapide et précise. Nous avons étudié la variation des éléments intrinsèques en fonction de la polarisation, afin de comprendre les non linéarités du transistor. Pour terminer, nous avons étudié l'influence des éléments extrinsèques sur les éléments intrinsèques pour étudier la précision du modèle développé.

Abstract

The **MOSFET** is today the most widely used in microelectronics transistor. While it is mainly used for digital circuit design, low cost and performance make the component more and more interesting for **RF** applications. For these reasons, a new generation of semiconductor component appeared on the stage of power amplification : the **LDMOS**.

In this project, our goal is to model an **RF LDMOS** transistor. For this, we used the phenomenological modeling based on an equivalent circuit we chose. To extract its elements, we used a method developed by **G. Dambrine** and **ADS** simulator, we compared the results of the measure with those of the simulation, we obtained a good agreement. Extraction of small signal model elements is fast and accurate. We studied the variation of the intrinsic elements depending on the polarization to understand nonlinearities of this transistor. Finally, we studied the influence of extrinsic elements on the intrinsic elements to study the accuracy of the developed model.

ملخص

الترانزستور **MOSFET** اليوم هو الأكثر استخداما في مجال الإلكترونيات الدقيقة. في حين يستخدم أساسا لتصميم الدوائر الرقمية، انخفاض التكلفة وإمكانياته المذهلة جعلته عنصرا أكثر وأكثر إثارة للاهتمام للتطبيقات اللاسلكية. لهذه الأسباب، جيل جديد من هذه الترانزستورات ظهر على الساحة لتضخيم الطاقة: الـ **LDMOS**.

في هذا المشروع، هدفنا هو نمذجة الترانزستور **LDMOS** في مجال **RF**. لهذا، استخدمنا نمذجة تجريبية واعتمدنا على دارة كهربائية مكافئة اخترناها. لاستخراج عناصر هذه الأخيرة، استخدمنا طريقة النقشير التي وضعها **G. Dambrine** باستخدام محاكاة **ADS**، قارنا نتائج القياس مع تلك المحاكاة، وحصلنا على نتائج مطابقة. استخراج عناصر هذا النموذج سريع ودقيق. درسنا تغيرات العناصر الداخلية بدلالة التوترات V_{gs} و V_{ds} لفهم غير الخطية للترانزستور. وأخيرا، قمنا بدراسة تأثير العناصر الخارجية على العناصر الداخلية لمعرفة دقة النموذج المطور.