Dépôt Institutionnel Université de Jijel

Modélisation compacte de transistor MOS ultra-court en technologie SOI

Afficher la notice abrégée

dc.contributor.author Boulamaya, Oussama
dc.contributor.author Remmouche, Riad (Encadreur)
dc.contributor.author Bouridah, Hachemi (Co-encadreur)
dc.date.accessioned 2024-05-06T10:22:52Z
dc.date.available 2024-05-06T10:22:52Z
dc.date.issued 2012
dc.identifier.uri http://dspace.univ-jijel.dz:8080/xmlui/handle/123456789/14576
dc.description Option: Microélectroniques fr_FR
dc.description.abstract La technologie silicium sur isolant est une technique de fabrication des semi- conducteurs qui est développée par IBM. La miniaturisation des transistors MOSFETS devient de plus en plus difficile pour les longueurs de grilles au-dessous de -2Onm. Pour la technologie SOI, comme la longueur de grille est réduite afin d'améliorer les performances de transistors, le couplage capacitif du potentiel de canal à la source et au drain augmente relativement au niveau de la grille, menant d'une manière significative aux dégradations Induites par les effets canaux courts SCE. Ceci se manifeste comme par une décroissance de la tension de seuil (roll-off) ou une valeur de la tension de seuil plus petite à des longueurs de grille plus courtes et par une réduction de la tension de seuil Vth, avec l’augmentation de la polarisation de drain due à une modulation de la barrière de potentiel entre source-canal par la tension de drain, également appelé effet DIBL (drain-induced barrier lowering). La technologie silicium-sur-isolant (SOT) offre des avantages supérieurs à leurs concurrents transistors MOSFET bulk, elle présente un isolement total et la plus petite Capacité de jonction. Les dispositifs SOI sont caractérisés par leurs rapidité et leur faible Consommation. Par conséquent, il y a eu un intérêt croissant dans leur utilisation pour les Circuits numériques à grande vitesse et les circuits RF. En plus, le transistor MOSFET de SOI a été la technologie du choix pour le rayonnement fort, l’espace et les applications hostiles. Avec la taille du dispositif continuant à se rétrécir, la technologie SOI deviendrait l’un des choix au lieu du silicium bulk Les transistors MOSFET SOI complètement déplété (FD) ont apporté plusieurs avantages par rapport au transistor MOSFET SOI traditionnel. Puisqu’il est difficile de commander I ‘épaisseur du film des dispositifs FD SOI sur substrat, la tension de seuil devient non-uniforme sur substrat. Pour cette raison, le SOI partiellement déplété (PD SOT) est généralement utilisé. Cependant, le plus grand souci est l’effet de body flottant du à l’ionisation par impact, qui est connue sous effet kink. Cet effet peut mener à abaisser la résistance de sorite, la fluctuation de la tension de seuil, et le gain en puissance sera réduit. Par conséquent, comment supprimer I ‘effet body flottant qui devient critique? fr_FR
dc.language.iso fr fr_FR
dc.publisher Université de Jijel fr_FR
dc.title Modélisation compacte de transistor MOS ultra-court en technologie SOI fr_FR
dc.type Thesis fr_FR


Fichier(s) constituant ce document

Ce document figure dans la(les) collection(s) suivante(s)

Afficher la notice abrégée

Chercher dans le dépôt


Recherche avancée

Parcourir

Mon compte